本書以實例講解的方式對HDL語言的設計方法進行介紹。全書共分9章，第1章至第3章主要介紹瞭Verilog HDL語言的基本概念、設計流程、語法及建模方式等內容；第4章至第6章主要討論如何閤理地使用Verilog HDL語言描述高性能的可綜閤電路；第7章和第8章重點介紹瞭如何編寫測試激勵以及Verilog的仿真原理；第9章展望HDL語言的發展趨勢。
本書不配光盤
本書圍繞設計和驗證兩大主題展開討論，內容豐富，實用性強，可作為高等院校通信工程、電子工程、計算機、微電子和半導體等相關專業的教材，也可作為硬件工程師和IC工程師的參考書。

第1章 HDL設計方法簡介 1
1.1 設計方法的變遷 1
1.2 Verilog語言的特點 2
1.2.1 Verilog的由來 2
1.2.2 HDL與原理圖 2
1.2.3 Verilog和 VHDL 3
1.2.4 Verilog和C語言 4
1.3 HDL的設計與驗證流程 5
1.4 問題與思考 7

第2章 Verilog語言基礎 9
2.1 Top-Down和Bottom-Up 9
2.2 Verilog的3種描述方法 10
2.2.1 實例 10
2.2.2 3種描述方法 13
2.3 基本詞法 14
2.4 模塊和端口 15
2.5 編譯指令 16
2.6 邏輯值與常量 17
2.6.1 邏輯值 17
2.6.2 常量 18
2.7 變量類型 19
2.7.1 綫網類型 19
2.7.2 寄存器類型 19
2.7.3 變量的物理含義 20
2.7.4 驅動和賦值 20
2.8 參數 22
2.9 Verilog中的並發與順序 22
2.10 操作數、操作符和錶達式 23
2.10.1 操作符 23
2.10.2 二進製數值 26
2.10.3 操作數 26
2.11 係統任務和係統函數 28
2.11.1 顯示任務 28
2.11.2 文件輸入/輸齣任務 28
2.11.3 其他係統任務和係統函數 29
2.12 小結 29
2.13 問題與思考 29

第3章 描述方式和設計層次 31
3.1 描述方式 31
3.2 數據流描述 31
3.2.1 數據流 31
3.2.2 連續賦值語句 31
3.2.3 延時 33
3.2.4 多驅動源綫網 34
3.3 行為描述 36
3.3.1 行為描述的語句格式 36
3.3.2 過程賦值語句 40
3.3.3 語句組 43
3.3.4 高級編程語句 44
3.4 結構化描述 50
3.4.1 實例化模塊的方法 52
3.4.2 參數化模塊 53
3.5 設計層次 57
3.5.1 係統級和行為級 57
3.5.2 RTL級 59
3.5.3 門級 60
3.5.4 晶體管級 60
3.5.5 混閤描述 60
3.6 實例：CRC計算與校驗電路 60
3.6.1 CRC10校驗，行為級 61
3.6.2 CRC10計算電路，RTL級 62
3.7 小結 64
3.8 問題與思考 64

第4章 RTL概念與RTL級建模 65
4.1 RTL與綜閤的概念 65
4.2 RTL級設計的基本要素和步驟 65
4.3 常用的RTL級建模 67
4.3.1 阻塞賦值、非阻塞賦值和連續賦值 67【虎彩 按需齣版】設計與驗證——Verilog HDL 人民郵電齣版社 下載 mobi epub pdf txt 電子書