叢書名 : | |||||||||
作 譯 者: | |||||||||
| |||||||||
所屬分類: >> >> | |||||||||
紙質書定價:¥99.0 |
| |
|
第1章原理圖OrCAD Capture CIS
1.1OrCAD Capture CIS基礎使用
1.1.1新建Project工程文件
1.1.2普通元件放置方法(快捷鍵P)
1.1.3Add library增加元件庫
1.1.4Remove Library移除元件庫
1.1.5當前庫元件的搜索辦法
1.1.6使用Part Search 選項來搜索
1.1.7元件的屬性編輯
1.1.8放置電源和GND的方法
1.2元件的各種連接辦法
1.2.1同一個頁麵內建立互連綫連接
1.2.2同一個頁麵內NET連接
1.2.3無電氣連接的引腳,放置無連接標記
1.2.4不同頁麵間建立互連的方法
1.2.5總綫的使用方法
1.2.6總綫中的說明
1.3瀏覽工程及使用技巧
1.3.1Browse的使用方法
1.3.2瀏覽 Parts元件
1.3.3瀏覽 Nets
1.3.4利用瀏覽批量修改元件的封裝
1.4常見的基本操作辦法
1.4.1選擇元件
1.4.2移動元件
1.4.3鏇轉元件
1.4.4鏡像翻轉元件
1.4.5修改元件屬性
1.4.6放置文本和圖形
1.5創建新元件庫
1.5.1創建新的元件庫
1.5.2創建新的庫元件
1.5.3創建一個Parts的元件
1.5.4創建多個Parts的元件
1.5.5一次放置多個Pins,Pin Array命令
1.5.6低電平有效PIN名稱的寫法
1.5.7利用New Part Creation Spreadsheet創建元件
1.5.8元件庫的常用編輯技巧
1.5.9Homogeneous 類型元件畫法
1.5.10Heterogeneous 類型元件畫法
1.5.11多Parts使用中齣現的錯誤
1.5.12解決辦法
1.6元件增加封裝屬性
1.6.1單個元件增加Footprint 屬性
Cadence高速PCB設計實戰攻略(配視頻教程)目錄1.6.2元件庫中添加Footprint 屬性,更新到原理圖
1.6.3批量添加Footprint 屬性
1.7相應的操作生成網絡錶相關內容
1.7.1原理圖編號
1.7.2進行DRC 檢查
1.7.3DRC警告和錯誤
1.7.4統計元件PIN數
1.8創建元件清單
1.8.1標準元件清單
1.8.2Bill of Material 輸齣
第2章Cadence的電路設計流程
2.1Cadence 闆級設計流程
2.1.1原理圖設計階段
2.1.2PCB設計階段
2.1.3生産文件輸齣階段
2.2Allegro PCB 設計流程
2.2.1前期準備工作
2.2.2PCB闆的結構設計
2.2.3導入網絡錶
2.2.4進行布局、布綫前的仿真評估
2.2.5在約束管理中建立約束規則
2.2.6手工布局及約束布局
2.2.7手工進行布綫或自動布綫
2.2.8布綫完成以後進行後級仿真
2.2.9網絡、DRC檢查和結構檢查
2.2.10布綫優化和絲印
2.2.11輸齣光繪製闆
第3章工作界麵介紹及基本功能
3.1Allegro PCB Designer啓動
3.2軟件工作的主界麵
3.3鼠標的功能
3.4鼠標的Stroke功能
3.5Design parameters命令的Display選項卡
3.6Design parameters命令的Design選項卡
3.7Design parameters命令的Text選項卡
3.8Design parameters命令的Shape選項卡
3.9Design parameters命令的Flow planning選項卡
3.10Design parameters命令的Route選項卡
3.11Design parameters命令的Mfg Applications選項卡
3.12格點設置
3.13Allegro中的層和層設置
3.14PCB疊層
3.15層麵顯示控製和顔色設置
3.16Allegro 常用組件
3.17腳本錄製
3.18用戶參數及變量設置
3.19快捷鍵設置
3.20Script腳本做成快捷鍵
3.21常用鍵盤命令
3.22走綫時用快捷鍵改綫寬
3.23定義快捷鍵換層放Via
3.24係統默認快捷鍵
3.25文件類型介紹
第4章焊盤知識及製作方法
4.1元件知識
4.2元件開發工具
4.3元件製作流程和調用
4.4獲取元件庫的方式
4.5PCB正片和負片
4.6焊盤的結構
4.7Thermal Relief和Anti Pad
4.8Pad Designer
4.9焊盤的命名規則
4.10SMD錶麵貼裝焊盤的製作
4.11通孔焊盤的製作(正片)
4.12製作Flash Symbol
4.13通孔焊盤的製作(正負片)
4.14DIP元件引腳尺寸和焊盤尺寸的關係
4.15SMD元件引腳尺寸和焊盤尺寸的關係
4.16SMD分立元件引腳尺寸和焊盤尺寸的關係
4.17常用的過孔孔徑和焊盤尺寸的關係
4.18實例:安裝孔或固定孔的製作
4.19實例:自定義錶麵貼片焊盤
4.20實例:製作空心焊盤
4.21實例:不規則帶通孔焊盤的製作
第5章元件封裝命名及封裝製作
5.1SMD分立元件封裝的命名方法
5.2SMD IC芯片的命名方法
5.3插接元件的命名方法
5.4其他常用元件的命名方法
5.5元件庫文件說明
5.6實例:0603電阻封裝製作
5.7實例:LFBGA100封裝
5.8利用封裝嚮導製作msop8封裝
5.9實例:插件電源插座封裝製作
5.10實例:圓形鍋仔片封裝製作
5.11實例:花狀固定孔的製作辦法
5.12實例:LT3032 DE14MA封裝製作
第6章電路闆創建與設置
6.1電路闆的組成要素
6.2使用嚮導創建電路闆
6.3手工創建電路闆
6.4手工繪製電路闆外框Outline
6.5闆框倒角
6.6創建允許布綫區域Route Keepin
6.7創建元件放置區域Package Keepin
6.8用Z-Copy創建Route Keepin和Package Keepin
6.9創建和添加安裝孔或定位孔
6.10導入DXF闆框
6.11尺寸標注
6.12Cross-section
6.13設置疊層結構
第7章Netlist網絡錶解讀及導入
7.1網絡錶的作用
7.2網絡錶的導齣,Allegro方式
7.3Allegro方式網絡錶解讀
7.4網絡錶的導齣,Other方式
7.5Other方式網絡錶解讀
7.6Device文件詳解
7.7庫路徑加載
7.8Allegro方式網絡錶導入
7.9Other方式網絡錶導入
7.10網絡錶導入常見錯誤和解決辦法
第8章PCB闆的疊層與阻抗
8.1PCB層的構成
8.2閤理確定PCB層數
8.3疊層設置的原則
8.4常用的層疊結構
8.5電路闆的特性阻抗
8.6疊層結構的設置
8.7Cross Section中的阻抗計算
8.8廠商的疊層與阻抗模闆
8.9Polar SI9000阻抗計算
第9章電路闆布局
9.1PCB布局要求
9.1.1可製造性設計(DFM)
9.1.2電氣性能的實現
9.1.3閤理的成本控製
9.1.4美觀度
9.2布局的一般原則
9.3布局的準備工作
9.4手工擺放相關窗口的功能
9.5手工擺放元件
9.6元件擺放的常用操作
9.6.1移動元件
9.6.2移動(Move)命令中鏇轉元件
9.6.3尚未擺放時設置鏇轉
9.6.4修改默認元件擺放的鏇轉角度
9.6.5一次進行多個元件鏇轉
9.6.6鏡像已經擺放的元件
9.6.7擺放過程中的鏡像元件
9.6.8右鍵Mirror鏡像元件
9.6.9默認元件擺放鏡像
9.6.10元件對齊操作
9.6.11元件位置交換Swap命令
9.6.12Highlight和Dehighlight
9.7Quick Place窗口
9.8按Room擺放元件
9.8.1給元件賦Room屬性
9.8.2按Room擺放元件
9.9原理圖同步按Room擺放元件
9.10按照原理圖頁麵擺放元件
9.11Capture和Allegro的交互布局
9.12飛綫Rats的顯示和關閉
9.13SWAP Pin 和Function功能
9.14元件相關其他操作
9.14.1導齣元件庫
9.14.2更新元件(Update Symbols)
9.14.3元件布局的導齣和導入
9.15焊盤Pad的更新、修改和替換
9.15.1更新焊盤命令
9.15.2編輯焊盤命令
9.15.3替換焊盤命令
9.16陣列過孔(Via Arrays)
9.17模塊復用
第10章Constraint Manager約束規則設置
10.1約束管理器(Constraint Manager)介紹
10.1.1約束管理器的特點
10.1.2約束管理器界麵介紹
10.1.3與網絡有關的約束與規則
10.1.4物理和間距規則
10.2相關知識
10.3布綫DRC及規則檢測開關
10.4修改默認約束規則
10.4.1修改默認物理約束Physical
10.4.2修改過孔Vias約束規則
10.4.3修改默認間距約束Spacing
10.4.4修改默認同網絡間距約束Same Net Spacing
10.5新建擴展約束規則及應用
10.5.1新建物理約束Physical及應用
10.5.2新建間距約束Spacing及應用
10.5.3新建同網絡間距約束Same Net Spacing及應用
10.6Net Class的相關應用
10.6.1新建Net Class
10.6.2Net Class內的對象編輯
10.6.3對Net Class添加Physical約束
10.6.4Net Class添加Spacing約束
10.6.5Net Class-Class間距規則
10.7區域約束規則
10.8Net屬性
10.9DRC
10.10電氣規則
10.11電氣布綫約束規則及應用
10.11.1連接(Wiring)約束及應用
10.11.2過孔(Vias)約束及應用
10.11.3阻抗(Impedance)約束及應用
10.11.4·大/·小延遲或綫長約束及應用
10.11.5總綫長(Total Etch Length)約束及應用
10.11.6差分對約束及應用
10.11.7相對等長約束及應用
第11章電路闆布綫
11.1電路闆基本布綫原則
11.1.1電氣連接原則
11.1.2安全載流原則
11.1.3電氣絕緣原則
11.1.4可加工性原則
11.1.5熱效應原則
11.2布綫規劃
11.3布綫的常用命令及功能
11.3.1Add Connect增加布綫
11.3.2Add Connect右鍵菜單
11.3.3調整布綫命令Slide
11.3.4編輯拐角命令Vertex
11.3.5自定義走綫平滑命令Custom smooth
11.3.6改變命令Change
11.3.7刪除布綫命令Delete
11.3.8剪切命令Cut
11.3.9延遲調整命令Delay Tuning
11.3.10元件扇齣命令Fanout
11.4差分綫的注意事項及布綫
11.4.1差分綫的要求
11.4.2差分綫的約束
11.4.3差分綫的布綫
11.5群組的注意事項及布綫
11.5.1群組布綫的要求
11.5.1群組布綫
11.6布綫高級命令及功能
11.6.1Phase Tune 差分相位調整
11.6.2Auto-interactive Phase Tune 自動差分相位調整
11.6.3Auto Interactive Delay Tune 自動延遲調整
11.6.4Timing Vision命令
11.6.5Snake mode蛇形布綫
11.6.6Scribble mode草圖模式
11.6.7Duplicate drill hole過孔重疊檢查
11.7布綫優化Gloss
11.8時鍾綫要求和布綫
11.8.1時鍾綫要求
11.8.2時鍾綫布綫
11.9USB接口設計建議
11.9.1電源和阻抗的要求
11.9.2布局與布綫
11.10HDMI接口設計建議
11.11NAND Flash 設計建議
第12章電源和地平麵處理
12.1電源和地處理的意義
12.2電源和地處理的基本原則
12.2.1載流能力
12.2.2電源通道和濾波
12.2.3分割綫寬度
12.3內層鋪銅
12.4內層分割
12.5外層鋪銅
12.6編輯銅皮邊界
12.7挖空銅皮
12.8銅皮賦予網絡
12.9刪除孤島
12.10閤並銅皮
12.11銅皮屬性設置
12.11.1Shape fill選項卡
12.11.2Void controls選項卡
12.11.3Clearances 選項卡
12.11.4Thermal relief connects選項卡
第13章製作和添加測試點與MARK點
13.1測試點的要求
13.2測試點的製作
13.2.1啓動工具
13.2.2設置測試點參數
13.2.3保存焊盤文件
13.3自動加入測試點
13.3.1選擇命令
13.3.2Preferences功能組的參數設置
13.3.3Padstack Selection選項卡(指定測試點)
13.3.4Probe Types選項卡(探針的類型)
13.3.5Testprep Automatic自動添加測試點
13.3.6添加測試點
13.3.7查看測試點報告
13.4手動添加測試點
13.4.1手動添加測試點命令
13.4.2手動執行添加
13.4.3修改探針圖形
13.5加入測試點的屬性
13.6Mark點製作規範
13.7Mark點的製作與放置
第14章元件重新編號與反標
14.1部分元件重新編號
14.2整體元件重新編號
14.3用PCB文件反標
14.4使用Allegro網絡錶同步
第15章絲印信息處理和BMP文件導入
15.1絲印的基本要求
15.2字號參數調整
15.3絲印的相關層
15.3.1Components元件屬性顯示
15.3.2Package Geometry元件屬性顯示
15.3.3Board Geometry絲印屬性顯示
15.3.4Manufacturing絲印屬性顯示
15.4手工修改元件編號
15.4.1修改元件編號方法1
15.4.2修改元件編號方法2
15.4.3手工修改元件編號中齣現的問題
15.5Auto Silkscreen生成絲印
15.5.1打開Auto Silkscreen窗口
15.5.2設置參數
15.5.3執行命令
15.6手工調整和添加絲印
15.6.1統一絲印字號
15.6.2絲印位置調整
15.6.3翻闆調整Bottom絲印
15.6.4絲印畫框區分元件
15.6.5添加絲印文字
15.7絲印導入的相關處理
15.7.1增加中文字
15.7.2增加Logo
第16章DRC錯誤檢查
16.1Display Status
16.1.1執行命令彈齣窗口
16.1.2Symbols and nets
16.1.3Shapes 銅皮圖形的狀態顯示
16.1.4Dynamic fill
16.1.5DRCs 狀態報告
16.1.6Statistics統計的顯示
16.2DRC錯誤排除
16.2.1綫到綫的間距錯誤
16.2.2綫寬的錯誤
16.2.3元件重疊的錯誤
16.3報告檢查
16.3.1Reports查看報告
16.3.2Quick Reports查看報告
16.3.3Database Check
16.4常見的DRC錯誤代碼
第17章Gerber光繪文件輸齣
17.1Gerber文件格式說明
17.1.1RS-274D
17.1.2RS-274X
17.2輸齣前的準備
17.2.1Design Parameters檢查
17.2.2鋪銅參數檢查
17.2.3層疊結構檢查
17.2.4Status窗口DRC的檢查
17.2.5Database Check
17.2.6設置輸齣文件的文件夾和路徑
17.3生成鑽孔數據
17.3.1鑽孔參數的設置
17.3.2自動生成鑽孔圖形
17.3.3放置鑽孔圖和鑽孔錶
17.3.4生成鑽孔文件
17.3.5生成NC Route文件
17.4生成疊層截麵圖
17.5Artwork參數設置
17.5.1Film Control選項卡
17.5.2General Parameters選項卡
17.6底片操作與設置
17.6.1底片的增加操作
17.6.2底片的刪除操作
17.6.3底片的修改操作
17.6.4設置底片選項
17.7光繪文件的輸齣和其他操作
17.7.1光繪範圍(Photoplot Outline)
17.7.2生成 Gerber文件
17.7.3經常會齣現的兩個警告
17.7.4嚮工廠提供文件
17.7.5Valor檢查所需文件
17.7.6SMT所需坐標文件
17.7.7瀏覽光繪文件
17.7.8打印PDF
第18章電路闆設計中的高級技巧
18.1團隊閤作設計
18.1.1團隊閤作設計流程
。。。。。。。。。。。。。。
评分
评分
评分
评分
评分
评分
评分
评分
本站所有內容均為互聯網搜索引擎提供的公開搜索信息,本站不存儲任何數據與內容,任何內容與數據均與本站無關,如有需要請聯繫相關搜索引擎包括但不限於百度,google,bing,sogou 等
© 2025 tushu.tinynews.org All Rights Reserved. 求知書站 版权所有