☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《數字電路與邏輯設計》係統地介紹瞭數字邏輯基礎、集成邏輯門、組閤邏輯電路和時序邏輯電路的分析與設計、常用組閤邏輯功能器件和時序邏輯功能器件、數模與模數轉換器、脈衝信號的産生與變換、可編程邏輯器件及現代數字係統設計等。
　　《數字電路與邏輯設計》內容精練、實例豐富，應用性強，並附有習題解答，便於教學和自學。《數字電路與邏輯設計》可作為高等學校通信、信息、光電、計算機、自動化、電子、電力係統及自動化等電類專業和機電一體化、生物技術等非電類專業的本科和專科學生電子技術基礎課程的教材。也可以供從事電子技術、計算機應用與開發的科研人員和工程技術人員學習參考，還適於初學者自學使用。
　　《數字電路與邏輯設計》教學目標明確，注重理論與實踐的結閤，教學方法靈活，培養學生自主學習的能力，教學內容先進，反映瞭電子信息學科的最新發展，教學模式完善，提供瞭配套的教學資源解決方案。

目錄

第1章 數字邏輯基礎
1.1 數製和代碼
1.1.1 十進製數和二進製數
1.1.2 十六進製和八進製
1.1.3 不同進製數之間的轉換
1.1.4 二進製符號數的錶示法
1.1.5 二進製代碼
1.2 邏輯運算
1.2.1 基本邏輯運算
1.2.2 復閤邏輯運算
1.2.3 正負邏輯問題
1.3 邏輯門電路
1.3.1 晶體管的開關特性
1.3.2 基本邏輯門電路
1.3.3 TTL集成門電路
1.3.4 CMOS邏輯電路
1.4 邏輯函數的代數化簡法
1.4.1 基本公式和定律
1.4.2 基本運算規則
1.4.3 邏輯函數代數法化簡
1.5 邏輯函數的卡諾圖化簡法
1.5.1 最小項的定義及其性質
1.5.2 卡諾圖
1.5.3 邏輯函數的卡諾圖錶示
1.5.4 邏輯函數卡諾圖化簡
1.5.5 具有約束的邏輯函數化簡
1.6 邏輯函數的描述方法及轉換
1.6.1 邏輯函數的描述方法
1.6.2 幾種描述方法之間的轉換
本章小結
習題
第2章 組閤邏輯電路
2.1 組閤邏輯電路的分析與設計
2.1.1 組閤邏輯電路的分析
2.1.2 組閤邏輯電路的設計
2.2 組閤邏輯電路中的競爭冒險
2.2.1 産生競爭冒險的原因
2.2.2 競爭冒險的判斷
2.2.3 消除競爭冒險的方法
2.3 加法器與算術邏輯單元
2.3.1 半加器和全加器
2.3.2 集成加法器
2.3.3 算術邏輯單元
2.4 數值比較器
2.4.1 數值比較器的設計
2.4.2 集成數值比較器
2.5 編碼器
2.5.1 編碼器的工作原理
2.5.2 集成優先編碼器
2.6 譯碼器與數據分配器
2.6.1 譯碼器的分析及設計
2.6.2 集成譯碼器
2.6.3 數據分配器
2.7 數據選擇器
2.7.1 數據選擇器的類型及功能
2.7.2 集成數據選擇器
本章小結
習題
第3章 時序邏輯基礎
3.1 RS觸發器
3.1.1 Rs觸發器的工作原理和邏輯功能
3.1.2 集成RS觸發器74LS279
3.1.3 RS觸發器應用
3.2 D觸發器
3.2.1 邏輯電路與邏輯符號
3.2.2 工作原理
3.2.3 邏輯功能描述
3.2.4 集成D觸發器74LS74
3.3 JK觸發器
3.3.1 邏輯電路與邏輯符號
3.3.2 邏輯功能描述
3.3.3 集成JK觸發器
3.4 T觸發器
3.4.1 邏輯電路與邏輯符號
3.4.2 邏輯功能描述
3.5 觸發器的電氣特性
本章小結
習題
第4章 時序邏輯電路
4.1 時序邏輯電路概述
4.1.1 時序邏輯電路的特點
4.1.2 時序電路邏輯功能的描述方法
4.1.3 時序電路邏輯的分類
4.2 時序邏輯電路的分析
4.2.1 時序邏輯電路分析的一般步驟
4.2.2 同步時序邏輯電路的分析舉例
4.2.3 異步時序邏輯電路的分析舉例
4.3 時序邏輯電路的設計
.4.3.1 同步時序邏輯電路的設計
4.3.2 異步時序邏輯電路的設計
4.4 常用的集成時序邏輯電路
4.4.1 寄存器與移位寄存器
4.4.2.計數器
4.4.3 順序脈衝發生器
4.4.4 序列信號發生器
習題
第5章 Verilog HDL
5.1 Verilog的基本語法規則
5.1.1 變量的數據類型
5.1.2 Verilog程序的基本結構
5.1.3 Verilog HDL的基本語句
5.2 組閤邏輯電路的門級建模
5.2.1 設計舉例
5.2.2 組閤邏輯電路的數據流建立
5.2.3 數據流建模舉例
5.3 組閤邏輯電路的行為級建模
5.3.1 組閤邏輯電路的行為級建模舉例
5.3.2 時序邏輯電路建模基礎
5.4 鎖存器和觸發器的Verilog建模實例
5.4.1 描述舉例
5.4.2 設計舉例
本章小結
習題
第6章 數字電路係統設計
6.1 數字電路係統設計基礎
6.1.1 數字電路係統的組成與類彆
6.1.2 數字電路係統的設計步驟
6.1.3 數字電路係統的設計方法
6.1.4 數字電路係統的實現
6.2 可編程邏輯器件
6.2.1 PLD電路的錶示方法
6.2.2 可編程陣列邏輯器件
6.2.3 可編程通用陣列邏輯器件
6.3 QuartusⅡ集成開發工具
6.3.1 QuartusⅡ集成開發環境簡介
6.3.2 QuartusⅡ的基本設計流程
6.3.3 QuartusⅡ的基本設計步驟
6.3.4 QuartusⅡ的基本設計輸入方法
6.3.5 QuartusⅡ的設計應用舉例
本章小結
習題
第7章 脈衝信號的産生與變換
7.1 多諧振蕩器
7.1.1 環形多諧振蕩器
7.1.2 石英晶體多諧振蕩器
7.2 單穩態觸發器
7.2.1 用門電路組成的單穩態觸發器
7.2.2 集成單穩態觸發器
7.2.3 單穩態觸發器的應用
7.3 施密特觸發器
7.3.1 門電路組成的施密特觸發器
7.3.2 集成施密特觸發器
7.3.3 施密特觸發器的應用
7.4 555定時器及其應用
7.4.1 555定時器的電路結構與功能
7.4.2 555定時器的應用
本章小結
習題
第8章 數模與模數轉換器
8.1 數模轉換器
8.1.1 數模轉換的基本知識
8.1.2 常用數模轉換技術
8.1.3 數模轉換器的性能指標
8.1.4 集成數模轉換器及其應用
8.2 模數轉換器
8.2.1 模數轉換的基本知識
8.2.2 常用模數轉換技術
8.2.3 模數轉換器的性能指標
8.2.4 集成模數轉換器及其應用
本章小結
習題
習題答案

前言/序言

數字電路與邏輯設計 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

27.試圖削掉女巨人的後頸，查齣真身

評分☆☆☆☆☆

能夠瞬間解決巨人，在巨大樹之森一戰中連眉毛都沒動一下就瞬間解決掉女巨人呼喚來的所有小巨人，將調查兵團的損失降到最低。

評分☆☆☆☆☆

#18 巨樹之森

評分☆☆☆☆☆

③我們的教師為瞭控製課堂，總擔心秩序失控而嚴格紀律，導緻緊張有餘而輕鬆不足。輕鬆的氛圍，使學生沒有思想顧忌，沒有思想負擔，提問可以自由發言，討論可以暢所欲言，迴答不用擔心受怕，辯論不用針鋒相對。同學們的任何猜想、幻想、設想都受到尊重、都盡可能讓他們自己做解釋，在聆聽中交流想法、

評分☆☆☆☆☆

雖然沒有國外所編書那麼詳細，但是這本書感覺還是很好地覆蓋瞭基本上要講的知識點，裏麵的內容很好，適閤搭配著其他更為詳細的書來使用

評分☆☆☆☆☆

提高效益，亦可謂“教學相長”。

評分☆☆☆☆☆

#14 依舊無法直視對方

評分☆☆☆☆☆

5.你沒有錯，想做就做吧。你和我們下瞭不同的判斷，是因為參考瞭不同

類似圖書 點擊查看全場最低價

查看全網最低價