　　 “數字電路與邏輯設計”作為計算機、電子工程等專業的基礎課程，其主要目的在於使學生掌握數字邏輯電路分析、設計的基本方法，具備使用邏輯構件和可編程器件解決實際問題的能力，為計算機係統、數字係統的分析、設計奠定堅實的基礎。
隨著數字技術的飛速發展，新理論、新技術及新産品不斷更新換代。作為專業教材，本書以飛速發展的數字技術為背景，在完整闡述數字邏輯設計基本概念、分析設計方法的基礎上，還介紹瞭數字邏輯設計的發展方嚮，確保及時更新知識。本書注重係統性、簡潔性、概念及設計方法的遞進性，重在培養學生的實踐和創新能力。
《數字電路與邏輯設計》分五部分，共十章。第一部分為數字邏輯基礎，包括數字與編碼、邏輯代數及其化簡。第二部分為單元邏輯及邏輯電路基礎，包括門電路與觸發器、組閤邏輯電路、時序邏輯電路及脈衝單元電路，介紹瞭組閤邏輯的基本構成，詳細闡述瞭組閤邏輯電路的分析設計方法，並結閤示例討論瞭組閤邏輯設計的一般問題；在時序邏輯部分介紹瞭時序邏輯的概念、基本模型、時序電路分析的一般方法，同步時序、異步時序設計的過程及相關問題。第三部分介紹瞭數/模（D/A）、模/數（A/D）轉換及器件。第四部分為半導體存儲器和可編程器件，介紹瞭可編程器件與數字設計基礎、可編程陣列器件、硬件描述語言與其設計方法。第五部分結閤實例闡述瞭數字係統在現代通信中的應用。
《數字電路與邏輯設計》對重點、難點作瞭詳細的講解，對數字電路與邏輯設計的新技術結閤實例加以討論，使教材適應現代技術的發展。與目前同類教材相比，本教材精簡瞭部分內容，刪掉瞭與先修課程重疊的部分，主綫清晰，課時分配集中，設計方法優良，內容、結構編排閤理完整，概念推齣簡潔，重在培養學生實踐和創新能力。另一方麵，本教材在編寫過程中有意地使學生建立數字係統的整體概念，培養學生軟硬件結閤的係統設計能力。
《數字電路與邏輯設計》可作為高等院校計算機專業的教材；對計算機相近專業的學生，根據課程設置的需要，可選講部分章節的內容。

1 數製與編碼
1.1 概述
1.1.1 模擬信號與數字信號
1.1.2 數字係統
1.1.3 數字電路的類型及其分析方法
1.2 數製及其轉換
1.2.1 進位計數製
1.2.2 進位製數的相互轉換
1.3 帶符號二進製數的錶示
1.3.1 原碼
1.3.2 反碼
1.3.3 補碼
1.4 編碼
1.4.1 二進製編碼
1.4.2 可靠性編碼
練習與思考
2 邏輯代數及其化簡
2.1 邏輯代數的基本概念
2.1.1 幾個概念
2.1.2 基本邏輯運算
2.2 邏輯代數的基本公式及規則
2.2.1 基本公式
2.2.2 三個規則
2.3 邏輯函數的標準形式
2.4 邏輯函數的化簡
2.4.1 公式化簡法
2.4.2 或與式的化簡
2.4.3 卡諾圖法
2.4.4* 多輸齣函數的化簡
練習與思考
3 門電路與觸發器
3.1 數字集成電路的分類
3.2 半導體器件的開關特性
3.2.1 半導體二極管的開關特性
3.2.2 半導體三極管的開關特性
3.2.3 MOS管的開關特性
3.3 門電路
3.3.1 分立元件門電路
3.3.2 TTL門電路
3.3.3 CMOS 門電路
3.3.4 正負邏輯與接口問題
3.4 觸發器
3.4.1 基本RS觸發器
3.4.2 鍾控RS觸發器
3.4.3 鍾控D觸發器
3.4.4 鍾控JK觸發器
3.4.5 鍾控T觸發器
3.4.6 邊沿觸發器
3.4.7 觸發器功能分類及相互之間的轉換
練習與思考
4 組閤邏輯電路
4.1 組閤邏輯電路分析
4.1.1 組閤邏輯電路傳統分析方法
4.1.2 全加器與全減器
4.1.3 譯碼器
4.1.4 編碼器
4.1.5 多路選擇器/分配器
4.1.6 數據比較器
4.1.7 奇偶校驗電路
4.2 組閤電路的一般設計方法
4.2.1 設計方法概述
4.2.2 邏輯電路的變換
練習與思考
5 時序邏輯電路
5.1 概述
5.2 同步時序邏輯電路分析
5.2.1 同步時序邏輯電路分析流程圖
5.2.2 同步時序邏輯電路分析方法
5.2.3 同步計數器分析
5.2.4 寄存器與移位寄存器
5.2.5 僞隨機序列發生器
5.2.6 順序脈衝信號發生器
5.3 異步時序邏輯電路分析
5.3.1 異步時序邏輯電路的分析流程圖
5.3.2 異步時序邏輯電路分析示例
5.3.3 異步計數器分析
5.4 時序邏輯電路設計
5.4.1 建立原始狀態圖和原始狀態錶
5.4.2 狀態化簡
5.4.3* 狀態編碼
5.4.4 確定激勵函數、輸齣函數及其邏輯電路圖
5.4.5 同步時序邏輯電路設計舉例
5.4.6 用中規模集成計數器構成N進製計數器的設計
練習與思考
6 脈衝單元電路
6.1 脈衝信號與脈衝電路
6.1.1 脈衝信號
6.1.2 脈衝電路
6.2 集成門脈衝單元電路
6.2.1 施密特觸發器
6.2.2 單穩態觸發器
6.2.3 多諧振蕩器
6.3 555定時器及其應用
6.3.1 555定時器的電路結構及功能
6.3.2 555定時器構成的施密特觸發器
6.3.3 555定時器構成的單穩態觸發器
6.3.4 555定時器構成的多諧振蕩器
練習與思考
7 數/模轉換器和模/數轉換器
7.1 概述
7.2 數/模轉換器（DAC）
7.2.1 數/模轉換器的基本原理
7.2.2 權電阻網絡數/模轉換器
7.2.3 倒T形電阻網絡數/模轉換器
7.2.4 單值電流型網絡數/模轉換器
7.2.5 具有雙極性輸齣的數/模轉換器
7.2.6 數/模轉換器的轉換精度和轉換速度
7.3 模/數轉換器
7.3.1 模/數轉換器的基本原理
7.3.2 並聯比較型模/數轉換器
7.3.3 逐次逼近型模/數轉換器
7.3.4 雙積分型模/數轉換器
7.3.5 模/數轉換器的轉換精度和轉換速度
練習與思考
8 半導體存儲器
8.1 半導體存儲器的分類
8.2 隨機存取存儲器（RAM）
8.2.1 RAM的基本結構
8.2.2 存儲單元
8.3 隻讀存儲器（ROM）
8.3.I ROM的結構及工作原理
8.3.2 用ROM實現組閤邏輯函數
8.4 半導體存儲器芯片
8.4.1 靜態RAM存儲器芯片Intel 6116
8.4.2 動態RAM存儲器芯片Intel 2164A
8.4.3 EPROM芯片Intel 2716
8.5 用存儲器芯片構成半導體存儲器
8.5.1 位擴展
8.5.2 字擴展
練習與思考
9 可編程器件
9.1 概述
9.2 可編程陣列邏輯（PAL）
9.2.1 PAL的基本電路結構
9.2.2 PAL的輸齣電路結構及反饋形式
9.2.3 應用舉例
9.3 通用陣列邏輯（GAL）
9.3.1 GAL電路結構
9.3.2 輸齣邏輯宏單元（OLMC）
9.3.3 GAL器件應用及開發工具
9.4 復雜可編程器件CPLD
9.4.1 CPLD的基本結構
9.4.2 CPlD的組成和原理
9.5 現場可編程器件FPGA
9.5.1 FPGA的工作原理簡介
9.5.2 FPGA的基本結構
9.5.3 FPGA編程數據的裝載
練習與思考
10 數字係統在現代通信中的應用
10.1 數字通信係統的組成及基本概念
10.2 模擬信號的數字傳輸
10.2.1 取樣與取樣定理
10.2.2 量化
10.2.3 編碼
10.2.4 PCM通信係統
10.2.5 增量調製通信係統
10.3 多址通信技術
10.3.1 頻分多址（FDMA）技術
10.3.2 時分多址（TDMA）技術
10.3.3 碼分多址（mMA）技術
10.4 數字調製技術
10.4.1 數字調幅（ASK）
10.4.2 數字調頻（FSK）
10.4.3 數字調相（PSK）
10.5 數字通信係統中的檢錯與糾錯技術
10.5.1 奇偶校驗碼
10.5.2 綫性分組碼
10.6 混沌數字通信簡介
參考文獻