內容簡介
《應用型本科電子信息類規劃教材:新編數字邏輯電路習題、實驗與實訓》是《新編數字邏輯電路》的配套教材,包含數字邏輯電路的習題及實驗與實訓兩部分內容。習題部分共10章,主要內容有:數製與編碼、邏輯代數、門電路、組閤邏輯電路、觸發器、時序邏輯電路、脈衝單元電路、D/A和A/D轉換、程序邏輯電路和可編程邏輯器件。每章都包含內容提要、教學要求、同步練習和同步練習參考答案等內容。
實驗與實訓部分包括數字電路基本實驗、可編程邏輯器件(PLD)和硬件描述語言(HDL)設計實驗、實訓等3章。在數字電路基本實驗中,安排瞭TTL集成邏輯門的功能與參數測試、組閤邏輯電路、觸發器、時序邏輯電路、555時基電路、D/A與A/D轉換器、隨機存取存儲器等方麵的實驗內容。
在可編程邏輯器件和硬件描述語言設計實驗中,介紹基於EDA軟件平颱下的組閤邏輯電路、時序邏輯電路、D/A與A/D轉換控製器等電路的設計實驗。
在實訓部分中,介紹瞭數字頻率計、電子秒錶、電子搶答器、數字電壓錶、交通燈控製器、電子日曆等數字係統的設計實訓內容。
《應用型本科電子信息類規劃教材:新編數字邏輯電路習題、實驗與實訓》可作為高等院校工科電子類、通信信息類、自動化類專業師生的教學和學習參考書。
目錄
笫1部分 數字邏輯電路習題
第1章 數製與編碼
1.1 內容提要
1.2 教學要求
1.3 同步練習
1.3.1 填空題
1.3.2 單項選擇題
1.4 同步練習參考答案
第2章 邏輯代數基礎和硬件描述語言基礎
2.1 內容提要
2.1.1 邏輯函數的錶示方法
2.1.2 邏輯函數的公式簡化法
2.1.3 Verilog HDL基礎
2.2 教學要求
2.3 同步練習
2.3.1 填空題
2.3.2 單項選擇題
2.4 同步練習參考答案
2.4.1 填空題
2.4.2 單項選擇題
第3章 門電路
3.1 內容提要
3.1.1 晶體管的開關特性
3.1.2 分立元件門
3.1.3 TTL集成邏輯門
3.1.4 MOS集成門
3.1.5 基於Verilog HDL的門電路設計
3.2 教學要求
3.3 同步練習
3.3.1 填空題
3.3.2 單項選擇題
3.3.3 應用題
3.4 同步練習參考答案
第4章 組閤邏輯電路
4.1 內容提要
4.1.1 組閤邏輯電路的分析方法
4.1.2 組閤邏輯電路的設計方法
4.1.3 組閤邏輯電路的中規模集成部件
4.2 基本要求
4.3 同步練習
4.3.1 填空題
4.3.2 單項選擇題
4.3.3 應用題
第5章 觸發器
5.1 內容提要
5.1.1 觸發器的類型
5.1.2 集成觸發器
5.1.3 觸發器的時序圖
5.1.4 基於Verilog HDL的觸發器的設計
5.2 數學要求
5.3 同步練習
5.3.1 填空題
5.3.2 單項選擇題
5.3.3 應用題
5.4 同步練習參考答案
5.4.1 填空題
5.4.2 單項選擇題
5.4.3 應用題
第6章 時序邏輯電路
第7章 脈衝單元電路
第8章 D/A和A/D轉換
第9章 程序邏輯電路
第10章 可編程邏輯器件
第2部分 數字電路基本實驗
第1章 數字電路基本實驗
第2章 HDL及可編程邏輯器件實驗
第3章 實訓
附錄A 常用數字集成電路引腳排列圖
附錄B EDA6000實驗開發係統
附錄C EDA實訓儀
參考文獻
精彩書摘
本章介紹脈衝信號和數字信號的特點、數製及其轉換、二十進製編碼和字符編碼。
數字信號是指由高低兩種電平構成的矩形波,通常用“O”符號代錶低電平,用“1”符號代錶高電平。數字電路可以對數字信號2進行存儲、傳輸和處理,它是計算機的基本電路。用O和1兩個符號代錶的數稱為二進製數, 計算機可以對二進製數進行各種算術運算和邏輯運算。為瞭協調人類熟悉十進製數和計算機隻能識彆二進製數之間的矛盾, 數字係統和計算機技術引入瞭各種不同的計數方法,即進位計數製(簡稱數製).主要有有十進製、二進製、八進製和十六進製, 八進製和十六進製是為瞭方便二進製數的書寫而引入的。構成不同進製數的符號個數稱為基數, 基數的冪次稱為權值。任何一個不同進製的數都可以按權展開。為瞭區彆不同的數製, 可以用圓括弧將數值括起來,然後加上數製的下標。例如(231.56)10錶示十進製數;(11010001.011)2錶示二進製數。也可以在數值前麵或後麵加不同字母來錶示不同數製數。一般用字母“B”(大小寫均可)錶示_二進製數,例如BII010001或11010001B;用字母“H”錶示十六進製數, 例如H47D.FE或47D.FE H; 用字母“()”錶示八進製數, 例如O76或76O;十進製數一般不用加字母來區分,例如1025。
前言/序言
在20世紀90年代,國際上電子和計算機技術先進的國傢,一直在積極探索新的電子電路設計方法,在設計方法、工具等方麵進行瞭徹底的變革,並取得巨大成功。在電子設計技術領域,可編程邏輯器件(PLD)的應用,已得到很好的普及,這些器件為數字係統的設計帶來極大的靈活性。該器件可以通過軟件編程而對其硬件結構和工作方式進行重構,使得硬件的設計可以如同軟件設計那樣方便快捷,極大地改變瞭傳統的數字係統設計方法、設計過程和設計觀念。隨著可編程邏輯器件集成規模不斷擴大、自身功能不斷完善,以及計算機輔助設計技術的提高,現代電子係統設計領域的電子設計自動化(EDA)技術便應運而生。傳統的數字電路設計模式,如利用卡諾圖的邏輯化簡手段、布爾方程錶達式設計方法和相應的中、小規模集成電路的堆砌技術正在迅速地退齣曆史舞颱。
為瞭保持數字電路內容的完整性和理論的係統性,包括瞭數製與編碼、邏輯代數、門電路、組閤邏輯電路、觸發器、時序邏輯電路、脈j中單元電路、D/A和A/D轉換、程序邏輯電路和可編程邏輯器件等基本內容,但在電路設計中刪除瞭以卡諾圖為邏輯化簡手段和相應設計技術方麵的內容,而以Verilog HDL設計技術取而代之。
應用型本科電子信息類規劃教材:新編數字邏輯電路習題、實驗與實訓 下載 mobi epub pdf txt 電子書