《普通高校“十二五”規劃教材：DSP技術原理及應用教程（第3版）》介紹瞭數字信號處理器技術的發展、特點和種類，介紹TMS320係列DSP中的C2000、c5000、C6000及C5000+RISC係列的主要性能指標和硬件結構組成。其中圍繞TMS320C54x DSP芯片，詳細介紹瞭數字信號處理器的基本概念、內部結構、工作原理、指令係統、係統開發、各種硬件接口電路設計和常用數據／信號處理算法的實現方法，並給齣瞭應用實例。
《普通高校“十二五”規劃教材：DSP技術原理及應用教程（第3版）》的突齣特點是內容全麵，詳略得當，實用性強，適用於高等院校電類專業本科生和研究生教材，也可供相關DSP技術開發人員參考。

內頁插圖

第1章緒論
1.1 數字信號處理
1.2 數字信號處理器
1.2.1 DSP芯片的特點
1.2.2 DSP芯片的分類及選擇
1.3 定點DSP的數據格式
1.4 DSP芯片的發展及應用
1.4.1 DSP芯片的發展
1.4.2 DSP芯片的應用
1.5 TMS320係列DSP發展概述
1.5.1 TMS320C2000係列簡介
1.5.2 TMS320C5000係列簡介
1.5.3 TMS320C6000係列簡介
1.5.4 TMS320C5000DSP+RISC
1.5.5 TI公司的其他DSP芯片簡介
習題

第2章 TMS320C54x的結構原理
2.1 TMS320C54x的內部結構及主要特性
2.1.1 TMS320C54x的內部結構
2.1.2 TMS320C54x的主要特性
2.2 總綫結構
2.3 存儲係統
2.3.1 存儲器空間
2.3.2 程序存儲器
2.3.3 數據存儲器
2.3.4 110空間
2.4 中央處理單元（CPU）
2.4.1 CPU狀態和控製寄存器
2.4.2 算術邏輯單元（ALU）
2.4.3 纍加器A和B
2.4.4 桶形移位器
2.4.5 乘法器／加法器單元
2.4.6 比較、選擇和存儲單元
2.4.7 指數編碼器
2.4.8 地址發生器
2.5 片內外設
2.5.1 通用I/O口
2.5.2 定時器
2.5.3 時鍾發生器
2.5.4 軟件可編程等待狀態發生器
2.5.5 存儲器組切換邏輯
2.5.6 HPI接口
2.5.7 串行接口
2.5.8 JTAG接口
2.6 中斷係統
2.6.1 中斷係統概述
2.6.2 中斷標誌寄存器（IFR）及中斷屏蔽寄存器（IMR）
2.6.3 接收應答中斷請求及中斷處理
2.6.4 重新映射中斷嚮量地址
2.7 流水綫結構
習題

第3章 TMS320C54x硬件係統設計
3.1 TMS320C54x硬件係統組成部分
3.2 TMS320C54x的時鍾及復位電路設計
3.2.1 時鍾電路設計
3.2.2 復位電路設計
3.3 供電係統設計
3.4 外部存儲器和I/O擴展設計
3.4.1 外擴數據存儲器電路設計
3.4.2 外擴程序存儲器電路設計
3.4.3 110（輸入／輸齣接口）擴展電路設計
3.5 A/D和D/A接口設計
3.6 3.3 V和5V混閤邏輯設計
3.7 JTAG在綫仿真調試接口電路設計
習題

第4章 TMS320C54x指令係統
4.1 指令係統概述
4.2 匯編源程序格式
4.2.1 匯編源程序語句格式
4.2.2 匯編語言常量
4.2.3 字符串
……
第5章 TMS320C54x的軟件開發與設計
第6章匯編語言程序設計
第7章 TMS320C54x的開發應用
第8章 DSP集成開發環境CCS及其使用
第9章 DSP技術原理及開發基礎實驗
附錄A TMS320C54x指令錶
附錄B TMS320係列産品命名
附錄C 條件指令所用到的條件和相應的操作數符號錶
參考文獻