內容簡介
《EDA精品智匯館:硬件係統工程師寶典》硬件係統設計中的常見需求,設計中需要考慮的各類概要設計及開發平颱的歸納,SI的理論分析及滿足SI的常用設計方法,PI的理論分析及滿足PI的常用設計方法,EMC/EMI的理論分析及滿足EMC/EMI的常用設計方法,DFX的理論分析及滿足DFX的常用設計方法,電路設計中常用各類器件的原理說明及常用電路的原理圖設計,對PCB設計中的布局、布綫及PCB的闆級仿真分析進行瞭歸納分類,對PCB設計的後續工作及PCB加工的技術要求進行瞭歸納總結。
目錄
第1章 需求分析
1.1 功能需求
1.1.1 供電方式及防護
1.1.2 輸入與輸齣信號類彆
1.1.3 綫通信功能
1.2 整體性能要求
1.3 用戶接口要求
1.4 功耗要求
1.5 成本要求
1.6 IP和NEMA防護等級要求
1.7 需求分析案例
1.8 本章小結
第2章 概要設計及開發平颱
2.1 ID及結構設計
2.2 軟件係統開發
2.2.1 操作係統的軟件開發
2.2.2 有操作係統的軟件開發
2.2.3 軟件開發的一般流程
2.3 硬件係統概要設計
2.3.1 信號完整性的可行性分析
2.3.2 電源完整性的可行性分析
2.3.3 EMC的可行性分析
2.3.4 結構與散熱設計的可行性分析
2.3.5 測試的可行性分析
2.3.6 工藝的可行性分析
2.3.7 設計係統框圖及接口關鍵鏈路
2.3.8 電源設計總體方案
2.3.9 時鍾分配圖
2.4 PCB開發工具介紹
2.4.1 CadenceAllegro
2.4.2 Mentor係列
2.4.3 Zuken係列
2.4.4 Altium係列
2.4.5 PCB封裝庫助手
2.4.6 CAM350
2.4.7 PolarSi9000
2.5 RF及三維電磁場求解器工具
2.5.1 ADS
2.5.2 ANSYSElectromagneticsSuite
2.5.3 CST
2.5.4 AWRDesignEnvironment
2.6 本章小結
第3章 信號完整性(SI)分析方法
3.1 信號完整性分析概述
3.2 信號的時域與頻域
3.3 傳輸綫理論
3.4 信號的反射與端接
3.5 信號的串擾
3.6 信號完整性分析中的時序設計
3.7 S參數模型
3.8 IBIS模型
3.9 本章小結
第4章 電源完整性(PI)分析方法
4.1 PI分析概述
4.2 PI分析的目標
4.3 PI分析的設計實現方法
4.3.1 電源供電模塊VRM設計
4.3.2 直流壓降及通流能力
4.3.3 電源內層平麵的設計
4.4 本章小結
第5章 EMC/EMI分析方法
5.1 EMC/EMI分析概述
5.2 EMC標準
5.3 PCB的EMC設計
5.3.1 EMC與SI、PI綜述
5.3.2 模塊劃分及布局
5.3.3 PCB疊層結構
5.3.4 濾波在EMI處理中的應用
5.3.5 EMC中地的分割與匯接
5.3.6 EMC中的屏蔽與隔離
5.3.7 符閤EMC的信號走綫與迴流
5.4 本章小結
第6章 DFX分析方法
6.1 DFX分析概述
6.2 DFM――可製造性設計
6.2.1 印製闆基闆材料選擇
6.2.2 製造的工藝及製造水平
6.2.3 PCB設計的工藝要求(PCB工藝設計要考慮的基本問題)
6.2.4 PCB布局的工藝要求
6.2.5 PCB布綫的工藝要求
6.2.6 絲印設計
6.3 DFT――設計的可測試性
6.4 DFA――設計的可裝配性
6.5 DFE――麵嚮環保的設計
6.6 本章小結
第7章 硬件係統原理圖詳細設計
7.1 原理圖封裝庫設計
7.2 原理圖設計
7.2.1 電阻特性分析
7.2.2 電容特性分析
7.2.3 電感特性分析
7.2.4 磁珠特性分析
7.2.5 BJT應用分析
7.2.6 MOSFET應用分析
7.2.7 LDO應用分析
7.2.8 DC/DC應用分析
7.2.9 處理器
7.2.1 0常用存儲器
7.2.1 1總綫、邏輯電平與接口
7.2.1 2ESD防護器件
7.2.1 3硬件時序分析
7.2.1 4Datasheet與原理圖設計的前前後後
7.3 Pspice仿真在電路設計中的應用
7.4 本章小結
第8章 硬件係統PCB詳細設計
8.1 PCB設計中的SIPIEMCEMIESDDFX
8.2 PCB的闆框及固定接口定位
8.3 PCB的疊層結構:信號層與電源平麵
8.3.1 PCB的闆材:Core和PP,FPC
8.3.2 傳輸綫之Si9000阻抗計算
8.3.3 PCB平麵層敷銅
8.4 PCB布局
8.4.1 PCB布局的基本原則
8.4.2 PCB布局的基本順序
8.4.3 PCB布局的工藝要求及特殊元器件布局
8.4.4 PCB布局對散熱性的影響:上風口、下風口
8.5 PCB布綫
8.5.1 PCB布綫的基本原則
8.5.2 PCB布綫的基本順序
8.5.3 PCB走綫中的Fanout處理
8.6 常見電路的布局、布綫
8.6.1 電源電路的布局、布綫
8.6.2 時鍾電路的布局、布綫
8.6.3 接口電路的布局、布綫
8.6.4 CPU最小係統的布局、布綫
8.7 PCB級仿真分析
8.7.1 信號完整性前仿真分析
8.7.2 信號時序Timing前仿真分析
8.7.3 信號完整性後仿真分析
8.7.4 電源完整性後仿真分析
8.7.5 PCB級EMC/EMI仿真分析
8.8 本章小結
第9章 PCB設計後處理及Gerber輸齣
9.1 闆層走綫檢查及調整
9.2 闆層敷銅檢查及修整
9.3 絲印文字及LOGO
9.4 尺寸和公差標注
9.5 Gerber文檔輸齣及檢查
9.6 PCB加工技術要求
9.7 本章小結
附錄A OrcadPSpice仿真庫
附錄B CadenceAllegro調試錯誤及解決方法
附錄C Allegro錯誤代碼對應錶
參考文獻
前言/序言
EDA精品智匯館:硬件係統工程師寶典 下載 mobi epub pdf txt 電子書