☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

《數字電路與邏輯設計》，本書主要介紹數字電路的基本分析方法和設計方法，以及用可編程邏輯器件設計電路的軟件平颱和硬件描述語言設計方法。全書分為十章，主要內容包括數製和碼製、邏輯代數基礎、邏輯門電路、組閤邏輯電路分析與設計、中規模組閤邏輯器件應用、觸發器、時序邏輯電路的分析與設計、常用時序集成器件、555定時器及多諧振蕩器、半導體存儲器件和可編程器件、硬件描述語言數模和模數轉換。

目錄

第1章 數製與碼製
1.1 概述
1.2 幾種常用的數製
1.2.1 十進製
1.2.2 二進製
1.2.3 八進製
1.2.4 十六進製
1.3 不同進製間的轉換
1.3.1 二進製數轉換十進製數
1.3.2 十進製數轉換二進製數
1.3.3 八進製、十六進製與二進製相互轉換
1.4 二進製算數運算
1.4.1 二進製算術運算的特點
1.4.2 原碼、反碼、補碼和補碼運算
1.5 幾種常用的編碼
1.5.1 二-十進製編碼
1.5.2 可靠性編碼
1.5.3 字符代碼
本章小結
習題

第2章 邏輯代數基礎
2.1 邏輯代數中的三種基本運算
2.1.1 邏輯代數中的問題
2.1.2 基本邏輯運算
2.1.3 幾種常用的邏輯運算
2.2 邏輯代數基本定律和常用公式
2.2.1 基本定律
2.2.2 常用公式
2.3 邏輯代數中的基本規則
2.3.1 代入規則
2.3.2 反演規則
2.3.3 對偶規則
2.4 邏輯函數及其錶示方法
2.4.1 邏輯函數的概念
2.4.2 邏輯函數的錶示方法
2.4.3 三種錶示方法之間的轉換
2.4.4 邏輯函數的標準形式
2.5 邏輯函數的錶達式形式及其轉化
2.6 邏輯函數的化簡
2.6.1 公式化簡法
2.6.2 卡諾圖化簡法
2.7 具有無關項的邏輯函數及其化簡
2.7.1 約束項、任意項和邏輯
函數式中的無關項
本章小結
習題

第3章 門電路
3.1 概述
3.2 半導體管的開關特性
3.2.1 晶體二極管開關特性
3.2.2 晶體三極管開關特性
3.2.3 MOS管開關特性
3.3 分立元件邏輯門電路
3.3.1 與門電路
3.3.2 或門電路
3.3.3 非門電路
3.3.4與非門電路
3.3.5 或非門電路
3.4 TTL門電路
3.4.1 TTL反相器電路結構及工作原理
3.4.2 TTL的反相器電氣特性
3.4.3 其他類型的TTL門電路
3.4.4 TTL電路的改進係列
3.4.5 ECL和I2L
3.5 CMOS門電路
3.5.1 PMOS和NMOS電路
3.5.2 CMOS反相器電路結構及工作原理
3.5.3 CMOS的反相器電氣特性
3.5.4 其他類型的CMOS門電路
3.5.5 BiCMOS電路
3.5.6 CMOS邏輯門電路技術參數
3.6 數字集成電路的正確使用
3.6.1 TTL電路的正確使用
3.6.2 CMOS電路的正確使用
3.7 TTL電路與CMOS電路的接口
3.8 門電路帶負載時的接口電路
3.8.1 用門電路直接驅動顯示器件
3.8.2 機電性負載接口
本章小結
習題

第4章 組閤邏輯電路
4.1 概述
4.2 組閤邏輯電路的分析
4.3 常用的組閤邏輯器件
4.3.1 編碼器
4.3.2 譯碼器
4.3.3 數據選擇器
4.3.4 加法器
4.3.5 數值比較器
4.4 組閤邏輯電路的設計方法
4.4.1 組閤邏輯電路的設計方法
4.4.2 用SSI設計組閤邏輯電路
4.4.3 用MSI設計組閤邏輯電路
4.5 組閤邏輯電路中的競爭冒險
本章小結
習題

第5章 觸發器
5.1 概述
5.2 基本觸發器
5.2.1 與非門組成的基本SR觸發器
5.2.2 或非門組成的基本SR觸發器
5.3 鍾控電平觸發器
5.3.1 電平觸發SR觸發器
5.3.2 電平觸發D觸發器
5.3.3 電平觸發JK觸發器
5.3.4 電平觸發T觸發器
5.3.5 電平觸發器的空翻現象
5.4 主從觸發器
5.4.1 主從SR觸發器
5.4.2 主從JK觸發器
5.5 邊沿觸發器
5.5.1 邊沿D觸發器
5.5.2 對稱型維持阻塞型SR觸發器
5.6 觸發器的動態特性
5.6.1 基本SR觸發器（或稱鎖存器）
5.6.2 同步電平觸發SR觸發器的動態特性
5.6.3 主從觸發器的動態特性
5.6.4 維持阻塞觸發器的動態特性
本章小結
習題

第6章 時序邏輯電路
6.1 概述
6.1.1 時序邏輯電路的結構
6.1.2 描述時序電路邏輯功能的函數
6.1.3 時序電路的分類
6.2 時序電路的分析方法
6.2.1 同步時序邏輯電路的分析方法
6.2.2 異步時序邏輯電路的分析舉例
6.3 常用時序邏輯電路及應用
6.3.1 寄存器與移位寄存器
6.3.2 計數器
6.3.3 常用時序邏輯電路的應用
6.4 時序邏輯電路的設計方法
6.4.1 同步時序邏輯電路的設計方法
6.4.2 時序邏輯電路的自啓動設計
6.5 異步時序邏輯電路的設計方法
本章小結
習題

第7章 大規模集成電路
7.1 概述
7.2 隻讀存儲器ROM
7.2.1 ROM的結構和工作原理
7.2.2 ROM的分類
7.2.3 ROM的應用
7.3 隨機存儲器RAM
7.3.1 RAM的結構和原理
7.3.2 RAM的存儲單元
7.3.3 集成RAM
7.4 可編程邏輯器件概述
7.4.1 可編程邏輯器件的發展
7.4.2 可編程邏輯器件的分類
7.4.3 實現可編程的基本方法
7.5 簡單的可編程邏輯器件
7.5.1 簡單可編程邏輯器件的陣列結構特點
7.5.2通用陣列邏輯器件GAL結構
7.6 復雜的可編程邏輯器件CPLD
7.7 現場可編程門陣列FPGA
7.7.1 FPGA性能及基本結構
7.7.2 嵌入式陣列（EAB）和邏輯陣列塊（LAB）
7.7.3 邏輯單元（LE）、快速通道互連及I/O單元（IOE）
7.8 CPLD和FPGA的編程與配置
7.9 數字小係統的設計及實現
7.9.1 數字係統的6個設計層次
7.9.2 應用FPGA/CPLD的EDA開發流程
本章小結
習題

第8章 硬件描述語言簡介
8.1 硬件描述語言（HDL）概述
8.2 Verilog HDL硬件描述語言程序基本結構
8.2.1 Verilog語言程序的模塊
8.2.2 邏輯功能的幾種基本描述方法
8.3 Verilog HDL語言要素
8.3.1 標識符
8.3.2 關鍵字
8.3.3 格式
8.3.4 注釋
8.3.5 數字與字符串
8.3.6 數據類型
8.3.7 參數
8.3.8 運算符及錶達式
8.4 Verilog HDL語句
8.4.1 賦值語句
8.4.2 條件語句
8.4.3 循環語句
8.4.4 過程語句
8.5 係統任務和係統函數
8.5.1 任務（task）
8.5.2 函數（function）
8.6 用Verilog HDL描述
邏輯電路的實例
本章小結
習題

第9章 數模與模數轉換器
9.1 概述
9.2 D/A轉換器
9.2.1 權電阻網絡D/A轉換器
9.2.2 倒T型電阻網絡D/A轉換器
9.2.3 權電流型D/A轉換器
9.2.4 集成D/A轉換器A/D
9.2.5 D/A轉換器的轉換精度與轉換速度
9.3 A/D轉換器
數字電路與邏輯設計 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價

查看全網最低價