LT

預售 齣版時間2016.7.15左右

集成電路靜態時序分析與建模

• I S B N ：978-7-111-53777-9
• 條碼書號：9787111537779
• 上架日期：2016-7-7
• 齣版日期：2016-7-1
• 版       次：1-1
• 齣 版 社：
• 叢 書 名： 
• 頁     數：312    

目 錄

前 言

第1章 引論  1

1.1 集成電路發展史簡介  1

1.2 國內集成電路的發展現狀  2

1.3 國際集成電路的發展態勢  4

1.4 靜態時序分析技術  4

1.4.1 靜態時序分析簡介  4

1.4.2 靜態時序分析背景  4

1.4.3 靜態時序分析的優缺點  5

1.5 主流靜態時序分析與建模工具介紹  6

第2章 靜態時序分析的基礎知識  9

2.1 邏輯門單元  9

2.2 門單元的時序計算參數  10

2.3 時序單元相關約束  12

2.4 時序路徑  14

2.5 時鍾特性  17

2.6 時序弧  19

2.7 PVT環境  24

2.8 時序計算單位  28

第3章 單元庫時序模型  29

3.1 基本時序模型簡介  29

3.2 Synopsys工藝庫模型  33

3.3 延時計算模型  38

3.4 互連綫計算模型  45

3.4.1 互連綫計算模型  45

3.4.2 綫負載時序模型  47

3.5 引腳電容值的計算  49

3.6 功耗模型的計算  50

3.7 時序信息建模基本方法  51

第4章 時序信息庫文件  54

4.1 非綫性延時模型  54

4.1.1 庫組  54

4.1.2 因子  57

4.1.3 輸入電壓組  59

4.1.4 輸齣電壓組  59

4.1.5 功耗查找錶模闆組  59

4.1.6 操作條件組  60

4.1.7 綫負載組  60

4.1.8 延時查找錶模闆組  61

4.1.9 單元組  62

4.1.10 引腳組  64

4.1.11 觸發器組  67

4.1.12 邏輯狀態錶組  68

4.1.13 電源引腳組  69

4.1.14 延時組  69

4.1.15 單元上拉延時組  70

4.1.16 單元下拉延時組  71

4.1.17 上拉轉換組  71

4.1.18 下拉轉換組  72

4.1.19 上拉約束組  72

4.1.20 下拉約束組  73

4.1.21 內部功耗組  73

4.1.22 啞閾漏流功耗組  74

4.2 復閤電流源延時模型  75

4.2.1 輸齣電流查找錶模闆組  75

4.2.2 輸齣上拉電流組  75

4.2.3 輸齣下拉電流組  76

4.2.4 嚮量組  76

4.2.5 接收電容組  77

第5章 靜態時序分析的基本方法  79

5.1 時序圖  79

5.2 時序分析策略  80

5.3 時序路徑延時計算方法  81

5.4 時序路徑的分析方法  83

5.5 時序路徑分析模式  88

5.5.1 單一分析模式  90

5.5.2 好-壞分析模式  91

5.5.3 芯片變化相關分析模式  94

5.6 時序減免  96

5.7 其他芯片變化相關分析模式  98

5.8 時鍾路徑悲觀移除  103

5.9 時序優化  105

第6章 時序約束  107

6.1 時鍾約束  107

6.1.1 創建時鍾  107

6.1.2 生成時鍾  111

6.1.3 虛擬時鍾  114

6.1.4 小時鍾脈寬  116

6.2 I/O延時約束  117

6.3 I/O環境建模約束  119

6.4 時序例外  121

6.5 恒定狀態約束  125

6.6 屏蔽時序弧  126

6.7 時序設計規則約束  127

第7章 串擾噪聲  129

7.1 噪聲的定義  129

7.2 噪聲的來源  130

7.3 噪聲惡化的原因  133

7.4 噪聲的體現形式  134

7.5 噪聲相互作用形式  135

7.6 NLDM噪聲模型的計算  136

7.7 噪聲延時計算方法  141

7.8 時間窗口  143

7.9 優化噪聲的物理方法  145

7.10 CCS噪聲模型  148

第8章 單元時序建模實戰  153

8.1 時序信息提取實現  153

8.1.1 時序信息特徵化實現流程  153

8.1.2 時序信息特徵化數據準備  154

8.1.3 標準單元時序信息提取  158

8.2 SiliconSmart工具的使用流程簡介  162

8.3 時序信息提取內容  163

第9章 靜態時序分析實戰（ETS篇）  170

9.1 靜態時序分析的基本流程  170

9.2 建立靜態時序分析的工作環境  171

9.3 靜態時序分析實現  174

9.3.1 建立時間分析  174

9.3.2 保持時間分析  192

9.3.3 時序設計規則分析  201

9.3.4 時序違反修復  204

第10章 Tcl腳本編程  207

10.1 Tcl語法  207

10.1.1 命令格式  207

10.1.2 替換  209

10.1.3 雙引號和花括號  211

10.1.4 注釋  211

10.2 數據結構  212

10.2.1 簡單變量  212

10.2.2 數組  212

10.3 錶達式  212

10.3.1 操作數  213

10.3.2 運算符和優先級  213

10.3.3 數學函數  214

10.3.4 列錶集閤  215

10.4 控製流  219

10.4.1 if命令  219

10.4.2 循環命令  220

10.5 eval命令  223

10.6 source命令  223

10.7 過程  223

10.7.1 過程定義和返迴值  224

10.7.2 局部變量和全局變量  224

10.7.3 默認參數和可變個數參數  225

10.8 引用  226

10.9 字符串操作  228

10.10 文件訪問  234

10.10.1 文件名  234

10.10.2 基本文件輸入/輸齣命令  234

第11章 Tcl腳本編程應用實例（PT篇）  237

11.1 get_failing_paths_high_slew  237

11.2 get_interclock_skew  241

11.3 report_unclocked  244

11.4 get_buffers  248

11.5 get_ports_edge_sense  255

11.6 report_clock_endpoint_skew  260

11.7 report_violations  264

11.8 eco_fix_violations  271

附錄  290

參考文獻313

CMOS集成電路後端設計與實戰

• I S B N ：978-7-111-51440-4
• 條碼書號：9787111514404
• 上架日期：2015-9-25
• 齣版日期：2015-9-1
• 版       次：1-1
• 齣 版 社：
• 叢 書 名： 

目 錄

前言

第1章    引論  1

1.1 集成電路發展史簡介  1

1.2 國內集成電路發展現狀  2

1.3 國際集成電路發展趨勢  4

第2章    集成電路後端設計方法  5

2.1 集成電路後端設計  5

2.2 後端全定製設計方法  5集成電路靜態時序分析與建模+CMOS集成電路後端設計與實戰2本書 劉峰 cmos數字電路設計製作原 下載 mobi epub pdf txt 電子書