基本信息

書名：CMOS集成電路EDA技術

定價：79.00元

作者：戴瀾 張曉波 陳铖穎 等

齣版社：機械工業齣版社

齣版日期：2016-12-01

ISBN：9787111550945

字數：

頁碼：

版次：1

裝幀：平裝-膠訂

開本：16開

商品重量：0.4kg

編輯推薦

內容提要

電子設計自動化（EDA）工具主要是指以計算機為工作平颱，融閤應用電子技術、計算機技術、智能化技術新成果而研製成的電子輔助軟件包。該軟件包可以使設計者在虛擬的計算機環境中進行早期的設計驗證，有效縮短電路實體迭代驗證的時間，提高集成電路芯片設計的成功率。一款成功的集成電路芯片源於無數工程師成功的設計，而成功的設計在很大程度上又取決於有效、成熟的集成電路EDA設計工具。本書根據普通高校微電子學與固體電子學（集成電路設計）專業的課堂教學和實驗要求，以提高實際工程設計能力為目的，采取循序漸進的方式，介紹進行CMOS集成電路設計的EDA工具。主要分為EDA設計工具概述、模擬集成電路EDA技術和數字集成電路EDA技術三大部分。在模擬集成電路方麵，依據模擬集成電路：電路前仿真—物理版圖設計—參數提取及後仿真的設計流程，詳細介紹瞭包括電路設計及仿真工具CadenceSpectre、版圖設計工具CadenceVirtusuo、版圖驗證及參數提取工具MentorCalibre在內各工具的基本知識和使用方法。數字集成電路方麵，根據代碼仿真、邏輯綜閤、數字後端物理層設計流程，依次介紹RTL仿真工具Modelsim、邏輯綜閤工具DesignCompiler、數字後端版圖工具ICCompiler和Encounter四大類設計工具。書中配以電路設計實例進一步分析各種EDA工具的設計輸入方法和技巧，形成一套完整的CMOS集成電路設計工具流程。

目錄

前言
章CMOS集成電路EDA技術1
1��1CMOS集成電路EDA技術概述1
1��2CMOS模擬集成電路設計流程3
1��3CMOS模擬集成電路EDA工具分類5
1��4CMOS數字集成電路設計流程8
1��5CMOS數字集成電路EDA工具分類11
1��6小結13
第2章模擬電路設計及仿真工具Cadence Spectre14
2��1Spectre的特點14
2��2Spectre的仿真設計方法16
2��3Spectre與其他EDA軟件的連接17
2��4Spectre的基本操作18
2��4��1Cadence Spectre啓動設置18
2��4��2Spectre主窗口和選項介紹19
2��4��3設計庫管理器介紹22
2��4��4電路圖編輯器介紹25
2��4��5模擬設計環境介紹29
2��4��6波形顯示窗口介紹32
2��4��7波形計算器介紹37
2��5Spectre庫中的基本器件42
2��5��1無源器件42
2��5��2有源器件42
2��5��3信號源43
2��6低壓差綫性穩壓器的設計與仿真45
2��7小結53
第3章Cadence Virtuoso版圖設計工具54
3��1Virtuoso界麵介紹54
3��1��1窗口標題欄56
3��1��2狀態欄57
3��1��3菜單欄57
3��1��4圖標菜單65
3��1��5設計區域67
3��1��6光標和指針67
3��1��7鼠標狀態68
3��1��8提示欄69
3��1��9層選擇窗口69
3��2Virtuoso基本操作71
3��2��1創建矩形71
3��2��2創建多邊形72
3��2��3創建路徑73
3��2��4創建標識名74
3��2��5創建器件和陣列74
3��2��6創建接觸孔76
3��2��7創建圓形圖形76
3��2��8移動命令78
3��2��9復製命令79
3��2��10拉伸命令79
3��2��11刪除命令80
3��2��12閤並命令80
3��2��13選擇和放棄選擇命令81
3��2��14改變層次關係命令82
3��2��15切割命令84
3��2��16鏇轉命令85
3��2��17屬性命令86
3��2��18分離命令87
3��3運算放大器版圖設計實例88
3��3��1NMOS晶體管版圖設計88
3��3��2運算放大器的版圖設計94
3��4小結102
第4章模擬版圖驗證及參數提取工具Mentor Calibre103
4��1Mentor Calibre版圖驗證工具調用103
4��1��1Virtuoso Layout Editor工具啓動103
4��1��2采用Calibre圖形界麵啓動106
4��1��3采用Calibre View查看器啓動106
4��2Mentor Calibre DRC驗證108
4��2��1Calibre DRC驗證簡介108
4��2��2Calibre DRC界麵介紹110
4��2��3Calibre DRC驗證流程舉例116
4��3Mentor Calibre LVS驗證125
4��3��1Calibre LVS驗證簡介125
4��3��2Calibre LVS界麵介紹126
4��3��3Calibre LVS驗證流程舉例137
4��4Mentor Calibre寄生參數提取146
4��4��1Calibre PEX驗證簡介146
4��4��2Calibre PEX界麵介紹147
4��4��3Calibre PEX流程舉例157
4��5小結163
第5章數字電路設計及仿真工具 Modelsim164
5��1數字電路設計及仿真概述164
5��2數字電路設計方法164
5��2��1硬件描述語言Verilog的特點及規範165
5��2��2硬件描述語言Verilog的可綜閤設計173
5��2��3硬件描述語言設計實例174
5��3數字電路仿真工具Modelsim179
5��3��1Modelsim特點與應用179
5��3��2Modelsim的基本使用182
5��3��3Modelsim的進階使用192
5��4小結207
第6章數字邏輯綜閤及Design Compiler208
6��1邏輯綜閤概述208
6��1��1邏輯綜閤的定義及發展曆程208
6��1��2邏輯綜閤的流程209
6��2Design Compiler簡介210
6��2��1Design Compiler的功能210
6��2��2Design Compiler的使用模式211
6��2��3DC-Tcl簡介212
6��3Design Compiler綜閤設計216
6��3��1啓動工具及初始環境配置216
6��3��2綜閤庫218
6��3��3Design Compiler綜閤流程219
6��4靜態時序分析與設計約束227
6��4��1靜態時序分析227
6��4��2亞穩態229
6��4��3時鍾的約束229
6��4��4輸入輸齣路徑的約束231
6��4��5組閤邏輯路徑的約束232
6��4��6時間預算233
6��4��7設計環境約束234
6��4��8多時鍾同步設計約束237
6��4��9異步設計約束239
6��4��10多時鍾的時序約束240
6��5基於狀態機的交通燈綜閤242
6��6小結246
第7章數字電路物理層設計工具IC Compiler247
7��1IC Compiler簡介247
7��2ICC物理層設計的數據準備249
7��2��1邏輯層數據249
7��2��2物理層數據250
7��2��3設計數據250
7��3創建設計數據庫與後端數據的設置251
7��3��1邏輯庫設置251
7��3��2物理庫設置251
7��3��3其他文件設置252
7��3��4創建設計數據庫252
7��3��5庫文件檢查252
7��3��6網錶導入252
7��3��7Tlu 文件設置與檢查253
7��3��8電源網絡設置253
7��3��9TIE單元設置254
7��3��10導入SDC文件並進行時序約束檢查254
7��3��11定時序優化參數255
7��4不同PVT角下綜閤優化的設置方法257
7��4��1scenario的建立258
7��4��2PVT角設定258
7��5宏單元與IO布局260
7��5��1IO布局與芯片布局空間創建260
7��5��2宏單元的擺放261
7��6電源網絡的設計與分析262
7��6��1設計電源和地環262
7��6��2設計電源和地條262
7��6��3連接宏單元和標準單元263
7��7標準單元的布局與優化264
7��7��1檢查是否需要添加tap cell265
7��7��2spare cell的標識265
7��7��3檢查設計輸入文件與約束265
7��7��4確認所有路徑已經被正確地設置265
7��8時鍾樹綜閤與優化267
7��8��1綜閤前的檢查267
7��8��2時鍾樹綜閤設置267
7��8��3執行時鍾樹綜閤核心命令270
7��9芯片布綫與優化271
7��9��1布綫前的檢查271
7��9��2ICC布綫相關設置271
7��9��3天綫效應簡介與設置273
7��9��4執行布綫命令274
7��10芯片ECO與設計文件導齣275
7��10��1Freeze silicon ECO275
7��10��2unconstrained ECO275
7��10��3設計結果導齣276
7��11小結276
第8 章數字電路物理層設計工具Encounter277
8��1Encounter工具發展曆史277
8��2Encounter設計流程介紹278
8��3數據準備279
8��3��1設計數據279
8��3��2邏輯庫數據280
8��3��3物理庫數據281
8��3��4數據準備常用的指令與流程281
8��4布圖規劃與布局285
8��4��1布圖與IO排布285
8��4��2電源網絡設計287
8��4��3標準單元的布局與優化 287
8��4��4布圖規劃與布局常用指令與流程288
8��5時鍾樹綜閤295
8��5��1時鍾樹綜閤簡介295
8��5��2時鍾樹流程與優化297
8��6芯片布綫299
8��6��1芯片布綫工具簡介299
8��6��2特殊布綫299
8��6��3一般布綫300
8��6��4芯片布綫流程與優化300
8��7芯片ECO與DFM302
8��7��1ECO流程與優化302
8��7��2DFM流程與優化305
8��8小結305

作者介紹

戴瀾，男，畢業於中科院微電子研究所，獲博士學位，目前為北方工業大學微電子係係主任。熟悉模擬集成電路和數字集成電路相關內容，熟悉電子綫路和信號處理方麵相關內容。具有較高的英語撰寫、閱讀能力。

文摘

序言