☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容介紹

基本信息

書名:信號/電源完整性仿真分析與實踐

原價：55.00元

作者:邵鵬　編著

齣版社：電子工業齣版社

齣版日期：2013-4-1

ISBN：9787121197468

字數：392000

頁碼：331

版次：1

裝幀：平裝

開本：16開

商品重量：

編輯推薦

---

　　《信號/電源完整性仿真分析與實踐》的所有實例將在Mentor公司的HyperLynx相關工具中實現。

內容提要

---

　　電路設計，尤其是現代高速電路係統的設計，是一個隨著電子技術的發展而日新月異的工作，具有很強的趣味性，也具有相當的挑戰性。《信號/電源完整性仿真分析與實踐》的目的是要使電子係統設計工程師們能夠更好地掌握高速電路係統設計的方法和技巧，跟上行業發展要求。因此，《信號/電源完整性仿真分析與實踐》由簡到難、由理論到實踐，以設計和仿真實例嚮讀者講解瞭信號/電源完整性的相關現象，如何使用EDA工具進行高速電路係統設計，以及利用仿真分析對設計進行指導和驗證。此書的所有實例將在Mentor公司的HyperLynx相關工具中實現。

目錄

---

第1篇 基礎理論篇

第1章 高速係統設計簡介

1.1 PCB設計技術迴顧

1.2 什麼是“高速”係統設計

1.3 如何應對高速係統設計

1.3.1 理論作為指導和基準

1.3.2 積纍實踐經驗

1.3.3 平衡時間與效率

1.4 小結

第2章 高速係統設計理論基礎

2.1 微波電磁波簡介

2.2 微波傳輸綫

2.2.1 微波等效電路物理量

2.2.2 微波傳輸綫等效電路

2.3 電磁波傳輸和反射

2.4 微波傳輸介質

2.4.1 微帶綫（Microstrip Line）

2.4.2 微帶綫的損耗

2.4.3 帶狀綫（Strip Line）

2.4.4 同軸綫（Coaxial Line）

2.4.5 雙絞綫（Twist Line）

2.4.6 差分傳輸綫

2.4.7 差分阻抗

2.5 “阻抗”的睏惑

2.5.1 阻抗的定義

2.5.2 為什麼要考慮阻抗

2.5.3 傳輸綫的結構和阻抗

2.5.4 瞬時阻抗和特徵阻抗

2.5.5 特徵阻抗和信號完整性

2.5.6 為什麼是50Ω

2.6 阻抗的測量

2.7 “阻抗”的睏惑之答案

2.8 趨膚效應

2.9 傳輸綫損耗

2.10 小結

第3章 信號/電源完整性

3.1 什麼是信號/電源完整性

3.2 信號完整性問題分類

3.3 高頻信號傳輸的要素

3.4 反射的産生和預防

3.4.1 反射的産生

3.4.2 反射的消除和預防

3.5 串擾的産生和預防

3.5.1 串擾的産生

3.5.2 串擾的預防與消除

3.6 電源完整性分析

3.6.1 電源係統設計目標

3.6.2 電源係統設計方法

3.6.3 電容的理解

3.6.4 電源係統分析方法

3.6.5 電源建模和仿真算法

3.6.6 SSN分析和應用

3.7 電磁兼容性EMC和電磁乾擾EMI

3.7.1 EMC/EMI 和信號完整性的關係

3.7.2 産生EMC/EMI問題的根源

3.8 正確認識迴流路徑（參考平麵）

3.8.1 什麼是高頻信號的迴流路徑

3.8.2 迴流路徑的選擇

3.8.3 迴流路徑的連續一緻性

3.9 影響信號完整性的其他因素

3.10 小結

第2篇 軟件操作篇

第4章 Mentor高速係統設計工具

4.1 Mentor高速係統設計流程

4.2 約束編輯係統（Constrain Editor System）

4.3 信號/電源完整性分析工具：HyperLynx

4.3.1 HyperLynx的工具架構

4.3.2 HyperLynx的通用性

4.3.3 HyperLynx的易用性

4.3.4 HyperLynx的實用性

4.3.5 Mentor高速仿真技術的發展趨勢

4.4 前仿和後仿

4.5 HyperLynx -LineSim使用簡介

4.5.1 分析前準備工作

4.5.2 建立信號網絡

4.5.3 設置仿真條件

4.5.4 仿真結果和約束設置

4.6 HyperLynx-BoardSim使用簡介

4.6.1 設計文件的導入

4.6.2 設置仿真條件

4.6.3 關鍵網絡分析

4.6.4 多闆聯閤仿真

4.7 HyperLynx -3DEM簡介

4.8 小結

第5章 高速係統仿真分析和設計方法

5.1 高速電路設計流程的實施條件分析

5.2 IBIS模型

5.2.1 IBIS模型介紹

5.2.2 IBIS模型的生成和來源

5.2.3 IBIS模型的常見錯誤及檢查方法

5.2.4 IBIS文件介紹

5.2.5 如何獲得IBIS模型

5.2.6 在HyperLynx中使用IBIS模型

5.2.7 在Cadence流程中使用IBIS模型

5.2.8 DML模型簡介

5.3 仿真分析條件設置

5.3.1 Stackup——疊層設置

5.3.2 DC Nets——直流電壓設置

5.3.3 器件類型和管腳屬性設置

5.3.4 SI Models——為器件指定模型

5.4 係統設計和（預）布局

5.5 使用HyperLynx進行仿真分析

5.5.1 拓撲結構抽取

5.5.2 在HyperLynx中進行仿真

5.6 約束規則生成

5.6.1 簡單約束設計——Length/ Delay

5.6.2 差分布綫約束——Diff Pair

5.6.3 網絡拓撲約束——Net Scheduling

5.7 約束規則的應用

5.7.1 層次化約束關係

5.7.2 約束規則的映射

5.7.3 CES約束管理係統的使用

5.8 布綫後的仿真分析和驗證

5.8.1 布綫後仿真的必要性

5.8.2 布綫後仿真流程

5.9 電源完整性設計方法和流程

5.9.1 確定電源係統的目標阻抗

5.9.2 DC Drop——直流壓降分析

5.9.3 電源平麵諧振點分析

5.9.4 VRM去耦作用分析

5.9.5 去耦電容的集總式交流特性分析

5.9.6 去耦電容的分布式交流特性分析

5.9.7 電源噪聲特性分析

5.9.8 電源平麵模型抽取

5.9.9 HyperLynx-PI電源係統設計流程總結

5.9.10 創建VRM模型

5.9.11 電容的布局和布綫

5.9.12 閤理認識電容的有效去耦半徑

5.10 小結

第3篇 DDR係統仿真及案例實踐篇

第6章 DDRx係統設計與仿真分析

6.1 DDR係統概述

6.2 DDR規範解讀

6.2.1 DDR規範的DC和AC特性

6.2.2 DDR規範的時序要求

6.2.3 DDR芯片的電氣特性和時序要求

6.2.4 DDR控製器的電氣特性和時序要求

6.2.5 DDR刷新和預充電

6.3 DDRx總綫技術發展

6.3.1 DDRx信號斜率修正

6.3.2 DDRx ODT的配置

6.3.3 從DDR2到DDR3

6.3.4 DDR3的WriteLeveling

6.3.5 DDR2及DDR3的協議變化

6.4 DDRx係統仿真分析方法

6.4.1 在HyperLynx中仿真DDRx 係統

6.4.2 仿真結果的分析和解讀

6.5 LPDDRx簡介

第4篇 高速串行技術篇

第7章 高速串行差分信號設計及仿真分析

7.1 高速串行信號簡介

7.1.1 數字信號總綫時序分析

7.1.2 高速串行總綫

7.1.3 Serdes的電路結構

7.1.4 Serdes的應用

7.2 高速串行信號設計

7.2.1 有損傳輸綫和信號（預）加重

7.2.2 錶麵粗糙度對傳輸綫損耗的影響

7.2.3 高頻差分信號的布綫和匹配設計

7.2.4 過孔的Stub效應

7.2.5 連接器信號分布

7.2.6 加重和均衡

7.2.7 碼間乾擾ISI和判決反饋均衡器DFE

7.2.8 AC耦閤電容

7.2.9 迴流路徑的連續性

7.2.10 高速差分綫的布綫模式和串擾

7.2.11 緊耦閤和鬆耦閤

7.3 高速串行信號仿真分析

7.3.1 係統級仿真

7.3.2 S參數（Scattering parameters）

7.3.3 互連設計和S參數分析

7.3.4 檢驗S參數質量

7.3.5 S參數的使用

7.3.6 高速差分串行信號的仿真需求

7.3.7 IBIS-AMI模型介紹

7.3.8 HyperLynx AMI Wizard通道仿真分析

7.3.9 6Gbps，12Gbps！然後

7.4 抖動（Jitter）

7.4.1 認識抖動（Jitter）

7.4.2 實時抖動分析

7.4.3 抖動各分量的典型特徵

……

第5篇 結束與思考篇

第8章 實戰後的思考

作者介紹

---

　　邵鵬，畢業於北京大學微處理器研究中心，碩士研究生，2004年3月至2006年3月：Intel中國研究中心高級研究員，2006年3月至2010年11月：IBM中國研究院高級研究員，2010年12月至今，MenlorGraphics（明導）中國區技術顧問，研究興趣和實踐經驗包括：Many—Core係統結構及存儲體係研究、軟硬件協同仿真技術Hardware—softwareCo—simulation、基於IBM，Intel，AMD等不同體係架構的係統設計、高速、高性能復雜芯片、係統聯閤設計及SI，PI，EMC仿真分析技術復雜係統設計項目管理和實施。

文摘

---

序言

---

關聯推薦
本書適閤電子設計工程師能夠在很短的時間內，從理論到實踐，係統性地學習復雜高速係統的設計原理，掌握先進的設計技術，從而提高自身的從業技能和素質並提高行業競爭力。
目錄
目 錄
第1篇 基礎理論篇
第1章 高速係統設計簡介 2
1.1 PCB設計技術迴顧 2
1.2 什麼是“高速”係統設計 3
1.3 如何應對高速係統設計 8
1.3.1 理論作為指導和基準 9
1.3.2 積纍實踐經驗 11
1.3.3 平衡時間與效率 11
1.4 小結 12
第2章 高速係統設計理論基礎 14
2.1 微波電磁波簡介 14
2.2 微波傳輸綫 16
2.2.1 微波等效電路物理量 17
2.2.2 微波傳輸綫等效電路 17
2.3 電磁波傳輸和反射 21
2.4 微波傳輸介質 24
2.4.1 微帶綫（Microstrip Line） 25
2.4.2 微帶綫的損耗 26
2.4.3 帶狀綫（Strip Line） 28
2.4.4 同軸綫（Coaxial Line） 29
2.4.5 雙絞綫（Twist Line） 30
2.4.6 差分傳輸綫 30
2.4.7 差分阻抗 33
2.5 “阻抗”的睏惑 33
2.5.1 阻抗的定義 34
2.5.2 為什麼要考慮阻抗 35
2.5.3 傳輸綫的結構和阻抗 35
2.5.4 瞬時阻抗和特徵阻抗 36
2.5.5 特徵阻抗和信號完整性 37
2.5.6 為什麼是50Ω 37
2.6 阻抗的測量 38
2.7 “阻抗”的睏惑之答案 40
2.8 趨膚效應 41
2.9 傳輸綫損耗 42
2.10 小結 44
第3章 信號/電源完整性 45
3.1 什麼是信號/電源完整性 45
3.2 信號完整性問題分類 47
3.3 高頻信號傳輸的要素 49
3.4 反射的産生和預防 50
3.4.1 反射的産生 51
3.4.2 反射的消除和預防 55
3.5 串擾的産生和預防 67
3.5.1 串擾的産生 67
3.5.2 串擾的預防與消除 71
3.6 電源完整性分析 73
3.6.1 電源係統設計目標 74
3.6.2 電源係統設計方法 76
3.6.3 電容的理解 78
3.6.4 電源係統分析方法 81
3.6.5 電源建模和仿真算法 82
3.6.6 SSN分析和應用 84
3.7 電磁兼容性EMC和電磁乾擾EMI 88
3.7.1 EMC/EMI 和信號完整性的關係 89
3.7.2 産生EMC/EMI問題的根源 90
3.8 正確認識迴流路徑（參考平麵） 92
3.8.1 什麼是高頻信號的迴流路徑 92
3.8.2 迴流路徑的選擇 93
3.8.3 迴流路徑的連續一緻性 96
3.9 影響信號完整性的其他因素 97
3.10 小結 97
第2篇 軟件操作篇
第4章 Mentor高速係統設計工具 100
4.1 Mentor高速係統設計流程 101
4.2 約束編輯係統（Constrain Editor System） 105
4.3 信號/電源完整性分析工具：HyperLynx 109
4.3.1 HyperLynx的工具架構 109
4.3.2 HyperLynx的通用性 113
4.3.3 HyperLynx的易用性 113
4.3.4 HyperLynx的實用性 117
4.3.5 Mentor高速仿真技術的發展趨勢 121
4.4 前仿和後仿 122
4.5 HyperLynx -LineSim使用簡介 124
4.5.1 分析前準備工作 125
4.5.2 建立信號網絡 127
4.5.3 設置仿真條件 128
4.5.4 仿真結果和約束設置 131
4.6 HyperLynx-BoardSim使用簡介 132
4.6.1 設計文件的導入 132
4.6.2 設置仿真條件 133
4.6.3 關鍵網絡分析 135
4.6.4 多闆聯閤仿真 137
4.7 HyperLynx -3DEM簡介 139
4.8 小結 141
第5章 高速係統仿真分析和設計方法 142
5.1 高速電路設計流程的實施條件分析 142
5.2 IBIS模型 144
5.2.1 IBIS模型介紹 144
5.2.2 IBIS模型的生成和來源 146
5.2.3 IBIS模型的常見錯誤及檢查方法 152
5.2.4 IBIS文件介紹 155
5.2.5 如何獲得IBIS模型 159
5.2.6 在HyperLynx中使用IBIS模型 160
5.2.7 在Cadence流程中使用IBIS模型 162
5.2.8 DML模型簡介 163
5.3 仿真分析條件設置 167
5.3.1 Stackup——疊層設置 168
5.3.2 DC Nets——直流電壓設置 168
5.3.3 器件類型和管腳屬性設置 169
5.3.4 SI Models——為器件指定模型 171
5.4 係統設計和（預）布局 173
5.5 使用HyperLynx進行仿真分析 176
5.5.1 拓撲結構抽取 176
5.5.2 在HyperLynx中進行仿真 177
5.6 約束規則生成 183
5.6.1 簡單約束設計——Length/ Delay 183
5.6.2 差分布綫約束——Diff Pair 184
5.6.3 網絡拓撲約束——Net Scheduling 185
5.7 約束規則的應用 187
5.7.1 層次化約束關係 187
5.7.2 約束規則的映射 189
5.7.3 CES約束管理係統的使用 190
5.8 布綫後的仿真分析和驗證 191
信號/電源完整性仿真分析與實踐 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價

查看全網最低價