魏少軍、劉雷波、尹首一所著的《可重構計算( 精)》從數字係統的高層次綜閤理論和經典的計算技 術入手引齣可重構 計算的慨念，介紹可重構計算處理器的高層軟硬件架 構，重點分析動態重構 和部分重構、計算密集型和控製密集型可重構計算、 可重構計算處理器的中 斷控製、軟件流水、嵌套循環優化和能耗感知編譯等 關鍵技術，給齣設計實 例並展望瞭可重構計算技術的發展方嚮。
     本書適閤電子科學與技術和計算機科學與技術專 業的科研人員、高年 級研究生，以及相關行業的電子工程師閱讀。
    
   

     魏少軍，清華大學教授，博士生導師。1991年獲比利時濛斯理工學院應用科學博士學位。曾任大唐電信科技股份有限公司總經理、電信科學技術研究院總工程師。現任清華大學微納電子係主任、微電子學研究所所長，工業和信息化部電子科技委委員、中國電子學會會士、中國半導體行業協會副理事長、中國通信學會通信專用集成電路委員會主任委員，同時擔任北京大學兼職教授。 魏少軍教授主要從事超大規模集成電路設計方法學、移動計算技術和可重構計算技術等方嚮研究，SCI、EI收錄論文100餘篇，申請發明專利70餘項。主持完成的科研項目曾獲國傢科技進步奬二等奬，教育部技術發明奬一等奬，北京市科技進步奬一等奬，中國電子學會電子信息科學技術奬一等奬，信息産業部“重大技術發明奬”，國傢知識産權局和世界知識産權組織專利金奬等。 劉雷波，清華大學副教授，博士生導師。1999年取得清華大學學士學位，2004年取得博士學位。先後在歐洲微電子中心和美國麻省理工學院訪問。現任清華大學微電子學研究所所長助理。 劉雷波長期從事可重構計算、集成電路設計、VLSI數字信號處理的研究工作。主持承擔瞭國傢自然科學基金、國傢863計劃重點項目等10餘項。SCI收錄論文40餘篇，申請發明專利60餘項，授權30餘項，翻譯齣版4部著作，曾獲教育部技術發明奬一等奬。 尹首一，清華大學副研究員，博士生導師。2005年取得清華大學博士學位，2005～2007年在英國帝國理工大學從事博士後工作。現任清華大學CAD技術研究室主任。 尹首一研究領域包括可重構計算、高層次綜閤、SoC與嵌入式係統設計等。主持承擔瞭國傢科技重大專項子課題、國傢863計劃項目、國傢自然科學基金等10餘項。SCI收錄論文40餘篇，申請發明專利28項，授權6項，獲得軟件著作權5項，曾獲教育部技術發明奬一等奬。
   

序一 序二 序三 序四 序五 前言 第0章  緒論   0.1  計算與集成電路     0.1.1  計算機與馮·諾依曼體係架構     0.1.2  集成電路與摩爾定律   0.2  計算架構     0.2.1  馮·諾依曼體係架構的變形     0.2.2  通用計算架構   0.3  數字係統的高層次綜閤技術     0.3.1  基本概念     0.3.2  數據通路設計     0.3.3  控製器設計     0.3.4  小結   0.4  可重構計算技術     0.4.1  可重構計算處理器     0.4.2  可重構計算處理器編譯技術     0.4.3  小結   參考文獻 第*部分  計算技術概述 第1章  計算技術發展曆史   1.1  計算技術引言     1.1.1  史前時代--電子計算機之前     1.1.2  第*代電子計算機--電子管計算機     1.1.3  第二代電子計算機--晶體管計算機     1.1.4  第三代電子計算機--集成電路計算機     1.1.5  第四代電子計算機--大規模集成電路計算機   1.2  經典計算體係結構     1.2.1  計算體係結構設計因素     1.2.2  馮·諾依曼和哈佛體係結構     1.2.3  並行計算體係結構     1.2.4  多核和阿姆達爾定律   1.3  半導體技術發展的挑戰     1.3.1  芯片復用技術需求     1.3.2  低功耗技術需求     1.3.3  存儲技術瓶頸   1.4  可重構計算技術的曆史背景   參考文獻 第2章  可重構計算   2.1  可重構計算基本概念和原理   2.2  可重構計算特徵與分類     2.2.1  可重構計算特徵     2.2.2  可重構計算分類   2.3  可重構計算處理器模型     2.3.1  可重構計算處理器硬件架構組成     2.3.2  可重構計算處理器編譯器結構   2.4  可重構計算處理器發展現狀與趨勢     2.4.1  可重構計算處理器硬件架構研究     2.4.2  可重構計算處理器編譯器研究   參考文獻 第二部分  可重構計算處理器高層架構 第3章  可重構計算處理器硬件架構   3.1  可重構數據通路設計     3.1.1  可重構計算單元設計     3.1.2  可重構路由單元設計     3.1.3  陣列接口單元的設計     3.1.4  可重構陣列緩存設計   3.2  可重構控製器設計     3.2.1  配置結構定義     3.2.2  配置執行方式     3.2.3  配置緩存設計   3.3  可重構數據通路與控製器的耦閤關係   參考文獻 第4章  可重構計算處理器編譯係統   4.1  可重構計算處理器編譯框架與流程   4.2  可重構計算處理器代碼變換及優化     4.2.1  指令級變換     4.2.2  循環級變換   4.3  可重構計算處理器任務劃分     4.3.1  任務劃分概述     4.3.2  時域劃分算法的相關研究   4.4  可重構計算處理器任務調度   4.5  可重構計算處理器映射配置生成     4.5.1  寄存器分配     4.5.2  運算到硬件資源的映射     4.5.3  內存映射優化     4.5.4  配置信息及控製碼生成   4.6  相關編譯器簡介     4.6.1  NAPA C編譯器     4.6.2  Streams-C編譯器     4.6.3  CHIMAERA C編譯器     4.6.4  Garp-C編譯器     4.6.5  麵嚮PipeRench結構的DIL編譯器     4.6.6  RaPiD-C編譯器     4.6.7  DRESC編譯器     4.6.8  XPP-VC編譯器     4.6.9  麵嚮DySER結構的編譯器   4.7  小結   參考文獻 第三部分  可重構計算關鍵技術 第四部分  可重構計算處理器設計實例 第五部分  可重構計算發展方嚮