☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

基本信息

書名:納米集成電路製造工藝(第2版)

：89.00元

作者:張汝京 等

齣版社：清華大學齣版社

齣版日期：2017-01-01

ISBN：9787302452331

字數：

頁碼：

版次：2

裝幀：平裝-膠訂

開本：32開

商品重量：0.4kg

編輯推薦

**大規模集成電路的生産工藝，從“微米級”到“納米級”發生瞭許多根本上的變化。甚至，從45nm縮小至28nm（以及更小的綫寬）也必須使用許多新的生産觀念和技術。張汝京先生是隨著半導體産業的發展成長起來的領軍人物，見證瞭幾個技術世代的興起與淘汰。他本人有著深厚的學術根基，以及豐富的産業經驗，其帶領的團隊是多年來在*半導體代工廠一綫工作的科研人員，掌握瞭業界領先的製造工藝。他們處理實際問題的經驗以及從産業齣發的獨特技術視角，相信會給讀者帶來啓發和幫助。

內容提要

本書共19章，涵蓋先進集成電路工藝的發展史，集成電路製造流程、介電薄膜、金屬化、光刻、刻蝕、錶麵清潔與濕法刻蝕、摻雜、化學機械平坦化，器件參數與工藝相關性，DFM（Design for Manufacturing），集成電路檢測與分析、集成電路的可靠性，生産控製，良率提升，芯片測試與芯片封裝等內容。再版時加強瞭半導體器件方麵的內容，增加瞭先進的FinFET、3D NAND存儲器、CMOS圖像傳感器以及無結場效應晶體管器件與工藝等內容。

目錄

目錄

第1章半導體器件

1．1N型半導體和P型半導體

1．2PN結二極管

1．2．1PN結自建電壓

1．2．2理想PN結二極管方程

1．3雙極型晶體管

1．4金屬�慚躉�物�舶氳繼宄⌒в�晶體管

1．4．1綫性模型

1．4．2非綫性模型

1．4．3閾值電壓

1．4．4襯底偏置效應

1．4．5亞閾值電流

1．4．6亞閾值理想因子的推導

1．5CMOS器件麵臨的挑戰

1．6結型場效應晶體管

1．7肖特基勢壘柵場效應晶體管

1．8高電子遷移率晶體管

1．9無結場效應晶體管

1．9．1圓柱體全包圍柵無結場效應晶體管突變耗盡層近似器件模型

1．9．2圓柱體全包圍柵無結場效應晶體管完整器件模型

1．9．3無結場效應晶體管器件製作

1．10量子阱場效應晶體管

1．11小結

參考文獻

第2章集成電路製造工藝發展趨勢

2.1引言

2.2橫嚮微縮所推動的工藝發展趨勢

2.2.1光刻技術

2.2.2溝槽填充技術

2.2.3互連層RC延遲的降低

2.3縱嚮微縮所推動的工藝發展趨勢

2.3.1等效柵氧厚度的微縮

2.3.2源漏工程

2.3.3自對準矽化物工藝

2.4彌補幾何微縮的等效擴充

2.4.1高k金屬柵

2.4.2載流子遷移率提高技術

2.5展望

參考文獻

第3章CMOS邏輯電路及存儲器製造流程

3.1邏輯技術及工藝流程

3.1.1引言

3.1.2CMOS工藝流程

3．1．3適用於高k柵介質和金屬柵的柵後形成或置換金屬柵

CMOS工藝流程

3．1．4CMOS與鰭式MOSFET(FinFET)

3.2存儲器技術和製造工藝

3.2.1概述

3.2.2DRAM和eDRAM

3.2.3閃存

3.2.4FeRAM

3.2.5PCRAM

3.2.6RRAM

3.2.7MRAM

3.2.83D NAND

3．2．9CMOS圖像傳感器

3．3無結場效應晶體管器件結構與工藝

參考文獻

第4章電介質薄膜沉積工藝

4.1前言

4.2氧化膜/氮化膜工藝

4.3柵極電介質薄膜

4.3.1柵極氧化介電層�駁�氧化矽(SiOxNy)

4.3.2高k柵極介質

4.4半導體絕緣介質的填充

4.4.1高密度等離子體化學氣相沉積工藝

4.4.2O3�睺EOS的亞常壓化學氣相沉積工藝

4.5**低介電常數薄膜

4.5.1前言

4.5.2RC delay對器件運算速度的影響

4.5.3k為2.7~3.0的低介電常數材料

4.5.4k為2.5的**低介電常數材料

4.5.5刻蝕停止層與銅阻擋層介電常數材料

參考文獻

第5章應力工程

5.1簡介

5.2源漏區嵌入技術

5.2.1嵌入式鍺矽工藝

5.2.2嵌入式碳矽工藝

5.3應力記憶技術

5.3.1SMT技術的分類

5.3.2SMT的工藝流程

5.3.3SMT氮化矽工藝介紹及其發展

5.4雙極應力刻蝕阻擋層

5.5應力效應提升技術

參考文獻

第6章金屬薄膜沉積工藝及金屬化

6.1金屬柵

6.1.1金屬柵極的使用

6.1.2金屬柵材料性能的要求

6.2自對準矽化物

6.2.1預清潔處理

6.2.2鎳鉑閤金沉積

6.2.3蓋帽層TiN沉積

6.3接觸窗薄膜工藝

6.3.1前言

6.3.2主要的問題

6.3.3前處理工藝

6.3.4PVD Ti

6.3.5TiN製程

6.3.6W plug製程

6.4金屬互連

6.4.1前言

6.4.2預清潔工藝

6.4.3阻擋層

6.4.4種子層

6.4.5銅化學電鍍

6.4.6洗邊和退火

6.5小結

參考文獻

第7章光刻技術

7.1光刻技術簡介

7.1.1光刻技術發展曆史

7.1.2光刻的基本方法

7.1.3其他圖像傳遞方法

7.2光刻的係統參數

7.2.1波長、數值孔徑、像空間介質摺射率

7.2.2光刻分辨率的錶示

7.3光刻工藝流程

7.4光刻工藝窗口以及圖形完整性評價方法

7.4.1曝光能量寬裕度, 歸一化圖像對數斜率(NILS)

7.4.2對焦深度(找平方法)

7.4.3掩膜版誤差因子

7.4.4綫寬均勻性

7.4.5光刻膠形貌

7.4.6對準、套刻精度

7.4.7缺陷的檢測、分類、原理以及排除方法

7.5相乾和部分相乾成像

7.5.1光刻成像模型，調製傳遞函數

7.5.2點擴散函數

7.5.3偏振效應

7.5.4掩膜版三維尺寸效應

7.6光刻設備和材料

7.6.1光刻機原理介紹

7.6.2光學像差及其對光刻工藝窗口的影響

7.6.3光刻膠配製原理

7.6.4掩膜版製作介紹

7.7與分辨率相關工藝窗口增強方法

7.7.1離軸照明

7.7.2相移掩膜版

7.7.3亞衍射散射條

7.7.4光學鄰近效應修正

7.7.5二重圖形技術

7.7.6浸沒式光刻

7.7.7極紫外光刻

參考文獻

第8章乾法刻蝕

8.1引言

8.1.1等離子刻蝕

8.1.2乾法刻蝕機的發展

8.1.3乾法刻蝕的度量

8.2乾法刻蝕建模

8.2.1基本原理模擬

8.2.2經驗模型

8.3先進的乾法刻蝕反應器

8.3.1泛林半導體

8.3.2東京電子

8.3.3應用材料

8.4乾法刻蝕應用

8.4.1淺槽隔離(STI)刻蝕

8.4.2多晶矽柵刻蝕

8.4.3柵側牆刻蝕

8.4.4鎢接觸孔刻蝕

8.4.5銅通孔刻蝕

8.4.6電介質溝槽刻蝕

8.4.7鋁墊刻蝕

8.4.8灰化

8.4.9新近齣現的刻蝕

8.5先進的刻蝕工藝控製

參考文獻

第9章集成電路製造中的汙染和清洗技術

9.1IC 製造過程中的汙染源

9.2IC汙染對器件的影響

9.3晶片的濕法處理概述

9.3.1晶片濕法處理的要求

9.3.2晶片濕法處理的機理

9.3.3晶片濕法處理的範圍

9.4晶片錶麵顆粒去除方法

9.4.1顆粒化學去除

9.4.2顆粒物理去除

9.5製程沉積膜前/後清洗

9.6製程光阻清洗

9.7晶片濕法刻蝕技術

9.7.1晶片濕法刻蝕過程原理

9.7.2矽濕法刻蝕

9.7.3氧化矽濕法刻蝕

9.7.4氮化矽濕法刻蝕

9.7.5金屬濕法刻蝕

9.8晶背/邊緣清洗和膜層去除

9.965nm和45nm以下濕法處理難點以及HKMG濕法應用

9.9.1柵極錶麵預處理

9.9.2疊層柵極: 選擇性刻蝕和清洗

9.9.3臨時poly�睸i 去除

9.10濕法清洗機颱及其衝洗和乾燥技術

9.10.1單片鏇轉噴淋清洗機

9.10.2批鏇轉噴淋清洗機

9.10.3批浸泡式清洗機

9.11汙染清洗中的測量與錶徵

9.11.1顆粒量測

9.11.2金屬離子檢測

9.11.3四探針厚度測量

9.11.4橢圓偏光厚度測量

9.11.5其他度量

參考文獻

第10章**淺結技術

10.1簡介

10.2離子注入

10.3快速熱處理工藝

參考文獻

第11章化學機械平坦化

11.1引言

11.2淺槽隔離拋光

11.2.1STI CMP的要求和演化

11.2.2氧化鈰研磨液的特點

11.2.3固定研磨粒拋光工藝

11.3銅拋光

11.3.1Cu CMP的過程和機理

11.3.2先進工藝對Cu CMP的挑戰

11.3.3Cu CMP産生的缺陷

11.4高k金屬柵拋光的挑戰

11.4.1CMP在高k金屬柵形成中的應用

11.4.2ILD0 CMP的方法及使用的研磨液

11.4.3Al CMP的方法及使用的研磨液

11.5GST拋光(GST CMP)

11.5.1GST CMP的應用

11.5.2GST CMP的挑戰

11.6小結

參考文獻

第12章器件參數和工藝相關性

12.1MOS電性參數

12.2柵極氧化層製程對MOS電性參數的影響

12.3柵極製程對MOS電性參數的影響

12.4**淺結對MOS電性參數的影響

12.5金屬矽化物對MOS電性參數的影響

12.6多重連導綫

第13章可製造性設計

13.1介紹

13.2DFM技術和工作流程

13.2.1光刻 DFM

13.2.2Metal��1圖形的例子

13.3CMP DFM

13.4DFM展望

參考文獻

第14章半導體器件失效分析

14.1失效分析概論

14.1.1失效分析基本原則

14.1.2失效分析流程

14.2失效分析技術

14.2.1封裝器件的分析技術

14.2.2開封技術

14.2.3失效定位技術

14.2.4樣品製備技術

14.2.5微分析技術

14.2.6錶麵分析技術

14.3案例分析

參考文獻

第15章集成電路可靠性介紹

15.1熱載流子效應 (HCI)

15.1.1HCI的機理

15.1.2HCI 壽命模型

15.2負偏壓溫度不穩定性(NBTI)

15.2.1NBTI機理

15.2.2NBTI模型

15.3經時介電層擊穿(TDDB)

15.4電壓斜坡(V�瞨amp)和電流斜坡(J�瞨amp)測量技術

15.5氧化層擊穿壽命預測

15.6電遷移

15.7應力遷移

15.8集成電路可靠性麵臨的挑戰納米集成電路製造工藝(第2版) 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

好

評分☆☆☆☆☆

好

評分☆☆☆☆☆

實用

評分☆☆☆☆☆

很好的一本書，值得拜讀

評分☆☆☆☆☆

很好的一本書，值得拜讀

評分☆☆☆☆☆

好

評分☆☆☆☆☆

好

評分☆☆☆☆☆

很好的一本書，值得拜讀

評分☆☆☆☆☆

書寫的不錯，很多比較新的內容都有

類似圖書 點擊查看全場最低價

查看全網最低價