內容簡介
《數字電子技術基礎/高等學校電子信息類規劃教材》是福建省本科高校專業綜閤改革試點項目的改革成果之一,是按照教育部“專業綜閤改革試點”項目的內涵和要求,為主動適應海峽西岸經濟區電子信息及相關産業和行業對應用型人纔的需求,提高電子信息類專業學生工程實踐和創新的能力,對傳統數字電子技術基礎課程的教學內容進行改寫、整閤而成的。
《數字電子技術基礎/高等學校電子信息類規劃教材》共10章,內容包括數字電路基礎、集成門電路、組閤邏輯電路、觸發器、時序邏輯電路、半導體存儲器、可編程邏輯器件、脈衝産生和整形電路、數/模與模/數轉換、數字係統設計初步等。
《數字電子技術基礎/高等學校電子信息類規劃教材》可作為本科應用型普通高校電子信息類、電氣信息類及其他相近專業學生的專業基礎課教材或課外學習參考書,也可供有關工程技術人員參考。
內頁插圖
目錄
第1章 數字電路基礎
1.1 數製和碼製
1.1.1 幾種常用的數製
1.1.2 常用數製間的相互轉換
1.1.3 二進製數的算術運算
1.1.4 幾種常用的編碼
1.2 邏輯代數基礎
1.2.1 邏輯代數的基本概念
1.2.2 邏輯代數的基本公式和規則
1.3 邏輯函數的錶示方法及其相互轉換
1.3.1 邏輯函數的錶示方法
1.3.2 各種錶示方法間的相互轉換
1.4 邏輯函數的化簡
1.4.1 邏輯函數的最簡形式
1.4.2 代數化簡法
1.4.3 卡諾圖化簡法
1.4.4 具有無關項的邏輯函數及其化簡
1.4.5 多輸齣邏輯函數的化簡
1.5 VHDL簡介
1.5.1 VHDL的基本結構
1.5.2 VHDL的基本元素
1.5.3 VHDL的基本語句
本章小結
習題
第2章 集成門電路
2.1 CMOS門電路
2.1.1 CMOS管的開關特性
2.1.2 CMOS反相器
2.1.3 CMOs門電路技術參數
2.1.4 CMOS與非門、或非門和緩衝門
2.1.5 CMOS傳輸門
2.1.6 CMOS三態門
2.1.7 CMOS漏極開路門
2.1.8 CMOS集成電路的産品係列及使用
2.2 TTL門電路
2.2.1 BlIT的開關特性
2.2.2 TTL反相器
2.2.3 TTL門電路技術參數
2.2.4 TTL與非門、或非門和與或非門
2.2.5 TTL三態門和集電極開路門
2.2.6 TTL集成電路的産品係列及使用
2.3 集成電路的接口問題
2.3.1 不同係列間的接口電路
2.3.2 門電路帶負載時的接口電路
2.4 門電路的VHDL描述與仿真
2.4.1 門電路的VHDL描述
2.4.2 門電路的仿真
本章小結
習題
第3章 組閤邏輯電路
3.1 組閤邏輯電路的人工分析和設計
3.1.1 組閤邏輯電路的人工分析
3.1.2 組閤邏輯電路的人工設計
3.2 幾種常用的組閤邏輯電路
3.2.1 編碼器
3.2.2 譯碼器
3.2.3 數據選擇器
3.2.4 加法器
3.2.5 數值比較器
3.3 常用中規模集成組閤邏輯電路的應用
3.3.1 譯碼器的應用
3.3.2 數據選擇器的應用
3.3.3 加法器的應用
3.4 組閤邏輯電路的競爭冒險
3.4.1 競爭冒險的概念與成因
3.4.2 邏輯冒險現象的判斷
3.4.3 消除競爭冒險的方法
3.5 組閤邏輯電路的VHDL描述與仿真
3.5.1 組閤邏輯電路的VHDL描述
3.5.2 組閤邏輯電路的仿真
本章小結
習題
第4章 觸發器
4.1 RS鎖存器
4.1.1 Rs鎖存器的構成
4.1.2 Rs鎖存器的邏輯功能
4.2 同步觸發器
4.2.1 同步RS觸發器
4.2.2 同步D觸發器
4.3 邊沿觸發器
4.3.1 邊沿D觸發器
4.3.2 邊沿JK觸發器
4.4 觸發器的功能描述與應用舉例
4.4.1 觸發器的功能描述
4.4.2 觸發器的應用舉例
4.5 觸發器的電氣特性
4.5.1 觸發器的靜態特性
4.5.2 觸發器的動態特性
4.6 觸發器的VHDL描述與仿真
4.6.1 觸發器的VHDL描述
4.6.2 觸發器的仿真
本章小結
習題
第5章 時序邏輯電路
5.1 時序邏輯電路的人工分析與設計
5.1.1 時序邏輯電路的人工分析
5.1.2 同步時序邏輯電路的人工設計
5.2 幾種常用的時序邏輯電路
5.2.1 計數器
5.2.2 寄存器
5.3 常用中規模集成時序邏輯電路的應用
5.3.1 計數器的應用
5.3.2 寄存器的應用
5.4 時序邏輯電路中的冒險
5.5 時序邏輯電路的VHDL描述與仿真
5.5.1 時序邏輯電路的VHDL描述
5.5.2 時序邏輯電路的仿真
本章小結
習題
第6章 半導體存儲器
6.1 隻讀存儲器(ROM)
6.1.1 ROM的工作原理
6.1.2 可編程存儲單元
6.1.3 ROM的應用舉例
6.2 隨機存取存儲器(RAM)
6.2.1 靜態隨機存取存儲器(SRAM)
6.2.2 動態隨機存取存儲器(DRAM)
6.3 存儲容量的擴展
6.3.1 位擴展
6.3.2 字擴展
本章小結
習題
第7章 可編程邏輯器件
7.1 PLD中組閤邏輯的基本結構
7.1.1 與或陣列結構
7.1.2 查錶結構
7.2 通用陣列邏輯(GAL)
7.2.1 GAL的基本結構
7.2.2 輸齣邏輯宏單元(0LMC)
7.3 復雜可編程邏輯器件(CPLD)
7.3.1 cPLD的基本結構
7.3.2 可編程邏輯塊
7.3.3 可編程互連資源
7.3.4 I/0控製塊
7.4 現場可編程門陣列(FPGA)
7.4.1 FPGA的基本結構
7.4.2 可配置邏輯塊(cLB)
7.4.3 互連資源(IR)
7.5 PLD器件的選用
本章小結
習題
第8章 脈衝産生和整形電路
8.1 施密特觸發器
8.1.1 施密特觸發器的特點
8.1.2 常見的施密特觸發器
8.1.3 施密特觸發器的應用
8.2 單穩態觸發器
8.2.1 單穩態觸發器的特點
8.2.2 常見的單穩態觸發器
8.2.3 單穩態觸發器的應用
8.3 多諧振蕩器
8.3.1 多諧振蕩器的特點
8.3.2 常見的多諧振蕩器電路
8.3.3 多諧振蕩器的應用
8.4 555定時器及其應用
8.4.1 555定時器的電路結構和功能分析
8.4.2 用555定時器構成的施密特觸發器
8.4.3 用555定時器構成的單穩態觸發器
8.4.4 用555定時器構成的多諧振蕩器
本章小結
習題
第9章 數/模與模/數轉換
9.1 D/A轉換器
9.1.1 D/A轉換的基本原理
9.1.2 幾種常用的D/A轉換器
9.1.3 D/A轉換器的轉換精度與轉換速度
9.1.4 集成D/A轉換器及其應用
9.2 A/D轉換器
9.2.1 A/D轉換的基本原理
9.2.2 幾種常用的A/D轉換器
9.2.3 A/D轉換器的轉換精度與轉換速度
9.2.4 集成A/D轉換器及其應用
本章小結
習題
第10章 數字係統設計初步
10.1 數字係統的基本概念
10.1.1 數字係統是什麼
10.1.2 數字係統的基本結構
10.1.3 數字係統的設計方法
10.1.4 數字係統硬件實現的途徑
10.2 數字係統的通用Ic實現
10.2.1 算法流程圖
10.2.2 算法狀態機圖
10.2.3 基於通用IC的數字係統實現
10.3 數字係統的PLD實現
10.3.1 采用PLD實現數字係統的步驟
10.3.2 設計實例
本章小結
習題
附錄 MAX+plusⅡ使用簡介
參考文獻
前言/序言
數字電子技術基礎/高等學校電子信息類規劃教材 下載 mobi epub pdf txt 電子書