☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

本書共15章，重點介紹瞭印製電路闆（PCB）的焊盤、過孔、疊層、走綫、接地、去耦閤、電源電路、時鍾電路、模擬電路、高速數字電路、模數混閤電路、射頻電路的PCB設計的基本知識、設計要求、方法和設計實例，以及PCB的散熱設計、PCB的可製造性與可測試性設計、PCB的ESD防護設計等。 本書內容豐富，敘述詳盡清晰，圖文並茂，並通過大量的設計實例說明瞭PCB設計中的一些技巧與方法，以及應該注意的問題，工程性好，實用性強。

作者簡介

黃智偉（1952.08―），曾擔任衡陽市電子研究所所長、南華大學教授、衡陽市專傢委員會委員，獲評南華大學師德標兵，主持和參與完成“計算機無綫數據通訊網卡”等科研課題20多項，申請專利8項，擁有軟件著作權2項，發錶論文120多篇，齣版著作27部，主編齣版教材21本。

目錄

第1章 焊盤的設計 1
1．1 元器件在PCB上的安裝形式 1
1．1．1 元器件的單麵安裝形式 1
1．1．2 元器件的雙麵安裝形式 1
1．1．3 元器件之間的間距 2
1．1．4 元器件的布局形式 4
1．1．5 測試探針觸點/通孔尺寸 8
1．1．6 Mark（基準點） 8
1．2 焊盤設計的一些基本要求 11
1．2．1 焊盤類型 11
1．2．2 焊盤尺寸 12
1．3 通孔插裝元器件的焊盤設計 12
1．3．1 插裝元器件的孔徑 12
1．3．2 焊盤形式與尺寸 13
1．3．3 跨距 13
1．3．4 常用插裝元器件的安裝孔徑和焊盤尺寸 14
1．4 SMD元器件的焊盤設計 15
1．4．1 片式電阻、片式電容、片式電感的焊盤設計 15
1．4．2 金屬電極的元件焊盤設計 18
1．4．3 SOT 23封裝的器件焊盤設計 19
1．4．4 SOT-5 DCK/SOT-5 DBV（5/6引腳）封裝的器件焊盤設計 19
1．4．5 SOT89封裝的器件焊盤設計 20
1．4．6 SOD 123封裝的器件焊盤設計 21
1．4．7 SOT 143封裝的器件焊盤設計 21
1．4．8 SOIC封裝的器件焊盤設計 21
1．4．9 SSOIC封裝的器件焊盤設計 22
1．4．10 SOPIC封裝的器件焊盤設計 22
1．4．11 TSOP封裝的器件焊盤設計 23
1．4．12 CFP封裝的器件焊盤設計 24
1．4．13 SOJ封裝的器件焊盤設計 24
1．4．14 PQFP封裝的器件焊盤設計 25
1．4．15 SQFP封裝的器件焊盤設計 25
1．4．16 CQFP封裝的器件焊盤設計 26
1．4．17 PLCC（方形）封裝的器件焊盤設計 27
1．4．18 QSOP（SBQ）封裝的器件焊盤設計 27
1．4．19 QFG32/48封裝的器件焊盤設計 27
1．5 DIP封裝的器件焊盤設計 28
1．6 BGA封裝的器件焊盤設計 29
1．6．1 BGA封裝簡介 29
1．6．2 BGA錶麵焊盤的布局和尺寸 30
1．6．3 BGA過孔焊盤的布局和尺寸 33
1．6．4 BGA信號綫間隙和走綫寬度 34
1．6．5 BGA的PCB層數 35
1．6．6 ?BGA封裝的布綫方式和過孔 36
1．6．7 Xilinx公司推薦的BGA、CSP和CCGA封裝的PCB焊盤設計規則 36
1．6．8 VFBGA焊盤設計 39
1．6．9 LFBGA 焊盤設計 40
1．7 UCSP封裝的器件焊盤設計 41
1．7．1 UCSP封裝結構 42
1．7．2 UCSP焊盤結構的設計原則和PCB製造規範 42
1．7．3 UCSP和WCSP焊盤設計實例 44
1．8 DirectFET封裝的器件焊盤設計 46
1．8．1 DirectFET封裝技術簡介 46
1．8．2 Sx係列外形器件的焊盤設計 47
1．8．3 Mx係列外形器件的焊盤設計 48
1．8．4 Lx係列外形器件的焊盤設計 48
第2章 過孔 50
2．1 過孔模型 50
2．1．1 過孔類型 50
2．1．2 過孔電容 50
2．1．3 過孔電感 51
2．1．4 過孔的電流模型 51
2．1．5 典型過孔的R、L、C參數 52
2．2 過孔焊盤與孔徑的尺寸 52
2．2．1 過孔的尺寸 52
2．2．2 高密度互連盲孔的結構與尺寸 54
2．2．3 高密度互連復閤通孔的結構與尺寸 56
2．2．4 高密度互連內核埋孔的結構與尺寸 57
2．3 過孔與焊盤圖形的關係 58
2．3．1 過孔與SMT焊盤圖形的關係 58
2．3．2 過孔到金手指的距離 59
2．4 微過孔 59
2．5 背鑽 60
2．5．1 背鑽技術簡介 60
2．5．2 背鑽設計規則 61
第3章 PCB的疊層設計 65
3．1 PCB疊層設計的一般原則 65
3．2 多層闆工藝 67
3．2．1 層壓多層闆工藝 67
3．2．2 HDI印製闆 68
3．2．3 BUM（積層法多層闆）工藝 70
3．3 多層闆的設計 71
3．3．1 4層闆的設計 71
3．3．2 6層闆的設計 72
3．3．3 8層闆的設計 73
3．3．4 10層闆的設計 74
3．4 利用PCB疊層設計抑製EMI輻射 76
3．4．1 PCB的輻射源 76
3．4．2 共模EMI的抑製 77
3．4．3 設計多電源層抑製EMI 78
3．4．4 利用拼接電容抑製EMI 78
3．4．5 利用邊緣防護技術抑製EMI 81
3．4．6 利用內層電容抑製EMI 82
3．4．7 PCB疊層設計實例 83
3．5 PCB電源/地平麵 85
3．5．1 PCB電源/地平麵的功能和設計原則 85
3．5．2 PCB電源/地平麵疊層和層序 86
3．5．3 PCB電源/地平麵的疊層電容 90
3．5．4 PCB電源/地平麵的層耦閤 90
3．5．5 PCB電源/地平麵的諧振 91
3．6 利用EBG結構降低PCB電源/地平麵的EMI 92
3．6．1 EBG結構簡介 92
3．6．2 EBG結構的電路模型 96
3．6．3 支撐介質對平麵型EBG結構帶隙特性的影響 98
3．6．4 利用EBG結構抑製SSN噪聲 101
第4章 走綫 103
4．1 寄生天綫的電磁輻射乾擾 103
4．1．1 電磁乾擾源的類型 103
4．1．2 天綫的輻射特性 103
4．1．3 寄生天綫 106
4．2 PCB上走綫間的串擾 107
4．2．1 互容 107
4．2．2 互感 108
4．2．3 拐點頻率和互阻抗模型 110
4．2．4 串擾類型 111
4．2．5 減小PCB上串擾的一些措施 112
4．3 PCB傳輸綫的拓撲結構 115
4．3．1 PCB傳輸綫簡介 115
4．3．2 微帶綫 115
4．3．3 埋入式微帶綫 116
4．3．4 單帶狀綫 117
4．3．5 雙帶狀綫或非對稱帶狀綫 117
4．3．6 差分微帶綫和差分帶狀綫 118
4．3．7 傳輸延時與介電常數?r的關係 119
4．3．8 PCB傳輸綫設計與製作中應注意的一些問題 119
4．4 低電壓差分信號（LVDS）的布綫 125
4．4．1 LVDS布綫的一般原則 125
4．4．2 LVDS的PCB走綫設計 127
4．4．3 LVDS的PCB過孔設計 131
4．5 PCB布綫的一般原則 132
4．5．1 控製走綫方嚮 132
4．5．2 檢查走綫的開環和閉環 132
4．5．3 控製走綫的長度 133
4．5．4 控製走綫分支的長度 134
4．5．5 拐角設計 134
4．5．6 差分對走綫 135
4．5．7 控製PCB導綫的阻抗和走綫終端匹配 136
4．5．8 設計接地保護走綫 136
4．5．9 防止走綫諧振 137
4．5．10 布綫的一些工藝要求 137
第5章 接地 141
5．1 地綫的定義 141
5．2 地綫阻抗引起的乾擾 141
5．2．1 地綫的阻抗 141
5．2．2 公共阻抗耦閤乾擾 147
5．3 地環路引起的乾擾 148
5．3．1 地環路乾擾 148
5．3．2 産生地環路電流的原因 149
5．4 接地的分類 150
5．4．1 安全接地 150
5．4．2 信號接地 150
5．4．3 電路接地 151
5．4．4 設備接地 152
5．4．5 係統接地 153
5．5 接地的方式 153
5．5．1 單點接地 153
5．5．2 多點接地 155
5．5．3 混閤接地 156
5．5．4 懸浮接地 157
5．6 接地係統的設計原則 157
5．6．1 理想的接地要求 158
5．6．2 接地係統設計的一般規則 158
5．7 地綫PCB布局的一些技巧 159
5．7．1 參考麵 159
5．7．2 避免接地平麵開槽 160
5．7．3 接地點的相互距離 162
5．7．4 地綫網絡 163
5．7．5 電源綫和地綫的柵格 164
5．7．6 電源綫和地綫的指狀布局形式 166
5．7．7 最小化環麵積 167
5．7．8 按電路功能分割接地平麵 169
5．7．9 局部接地平麵 170
5．7．10 參考層的重疊 172
5．7．11 20H原則 173
第6章 去耦閤 175
6．1 去耦濾波器電路的結構與特性 175
6．1．1 典型的RC和LC去耦濾波器電路結構 175
6．1．2 去耦濾波器電路的特性 177
6．2 RLC元件的射頻特性 179
6．2．1 電阻（器）的射頻特性 179
6．2．2 電容（器）的射頻特性 179
6．2．3 電感（器）的射頻特性 180
6．2．4 串聯RLC電路的阻抗特性 181
6．2．5 並聯RLC電路的阻抗特性 181
6．3 去耦電容器的PCB布局設計 182
6．3．1 去耦電容器的安裝位置 182
6．3．2 去耦電容器的並聯和反諧振 188
6．4 使用去耦電容降低IC的電源阻抗 192
6．4．1 電源阻抗的計算模型 192
6．4．2 IC電源阻抗的計算 193
6．4．3 電容器靠近IC放置的允許距離 194
6．5 PDN中的去耦電容 198
6．5．1 去耦電容器的電流供應模式 198
6．5．2 IC電源的目標阻抗 199
6．5．3 去耦電容器組閤的阻抗特性 200
6．5．4 PCB上的目標阻抗 202
6．6 去耦電容器的容量計算 203
6．6．1 計算去耦電容器容量的模型 203
6．6．2 確定目標阻抗 204
6．6．3 確定大容量電容器的容量 204
6．6．4 確定闆電容器的容量 205
6．6．5 確定闆電容器的安裝位置 206
6．6．6 減少ESLcap 207
6．6．7 m?級超低目標阻抗設計 208
6．7 片狀三端子電容器的PCB布局設計 208
6．7．1 片狀三端子電容器的頻率特性 208
6．7．2 使用三端子電容器減小ESL 210
6．7．3 三端子電容器的PCB布局與等效電路 210
6．7．4 三端子電容器的應用 212
6．8 X2Y?電容器的PCB布局設計 213
6．8．1 采用X2Y?電容器替換穿心式電容器 213
6．8．2 X2Y電容器的封裝形式和尺寸 213
6．8．3 X2Y電容器的應用與PCB布局 214
6．9 鐵氧體磁珠的PCB布局設計 216
6．9．1 鐵氧體磁珠的基本特性 216
6．9．2 片式鐵氧體磁珠 217
6．9．3 鐵氧體磁珠的選擇 219
6．9．4 鐵氧體磁珠在電路中的應用 220
6．9．5 鐵氧體磁珠的安裝位置 221
6．9．6 利用鐵氧體磁珠為FPGA設計電源隔離濾波器 222
6．10 小型電源平麵“島”供電技術 229
6．11 掩埋式電容技術 229
6．11．1 掩埋式電容技術簡介 229
6．11．2 使用掩埋式電容技術的PCB布局實例 230
6．12 可藏於PCB基闆內的電容器 232
第7章 電源電路設計實例 233
7．1 開關型調節器PCB布局的基本原則 233
7．1．1 接地 233
7．1．2 閤理布局穩壓元件 234
7．1．3 將寄生電容和寄生電感減至最小 235
7．1．4 創建切實可行的電路闆布局 236
7．1．5 電路闆的層數 237
7．2 DC-DC轉換器的PCB布局設計指南 237
7．2．1 DC-DC轉換器的EMI輻射源 237
7．2．2 DC-DC轉換器的PCB布局的一般原則 238
7．2．3 DC-DC轉換器的PCB布局注意事項 239
7．2．4 減小DC-DC變換器中的接地反彈 245
7．2．5 基於MAX1954的DC-DC轉換器PCB設計實例 251
7．2．6 基於ADP1850的DC-DC降壓調節器PCB設計實例 254
7．2．7 DPA-Switch DC-DC轉換器的PCB設計實例 258
7．3 開關電源的PCB設計 260
7．3．1 開關電源PCB的常用材料 260
7．3．2 開關電源PCB布局的一般原則 262
7．3．3 開關電源PCB布綫的一般原則 264
7．3．4 開關電源PCB的地綫設計 265
7．3．5 TOPSwitch開關電源的PCB設計實例 267
7．3．6 TOPSwitch-GX開關電源的PCB設計實例 269
第8章 時鍾電路的PCB設計 272
8．1 時鍾電路PCB設計的基礎 272
8．1．1 信號的傳播速度 272
8．1．2 時序參數 273
8．1．3 時鍾脈衝不對稱的原因 274
8．2 時鍾電路PCB設計的一些技巧 276
8．2．1 時鍾電路布綫的基本原則 276
8．2．2 采用蜘蛛形的時鍾分配網絡 277
8．2．3 采用樹狀式的時鍾分配網絡 278
8．2．4 采用分支結構的時鍾分配網絡 278
8．2．5 采用多路時鍾綫的源端端接結構 279
8．2．6 對時鍾綫進行特殊的串擾保護 280
8．2．7 固定延時的調整 280
8．2．8 可變延時的調整 281
8．2．9 時鍾源的電源濾波 282
8．2．10 時鍾驅動器去耦電容器安裝實例 283
8．2．11 時鍾發生器電路的輻射噪聲與控製 284
8．2．12 50～800MHz時鍾發生器電路PCB設計實例 285
第9章 模擬電路的PCB設計 287
9．1 模擬電路PCB設計的基礎 287
9．1．1 放大器與信號源的接地點選擇 287
9．1．2 放大器的屏蔽接地方法 288
9．1．3 放大器輸入端電纜屏蔽層的接地形式 289
9．1．4 差分放大器的輸入端接地形式 291
9．1．5 有保護端的儀錶放大器接地形式 292
9．1．6 采用屏蔽保護措施 292
9．1．7 放大器電源的去耦 293
9．2 模擬電路PCB設計實例 294
9．2．1 不同封裝形式的運算放大器PCB設計實例 294
9．2．2 放大器輸入端保護環設計 297
9．2．3 單端輸入差分輸齣放大器PCB的對稱設計 300
9．2．4 蜂窩電話音頻放大器PCB設計實例 301
9．2．5 參數測量單元（PMU）的PCB布綫要求 305
9．2．6 D類功率放大器PCB設計實例 309
9．3 消除熱電壓影響的PCB設計 312
9．3．1 PCB 上的熱節點 312
9．3．2 溫度等高綫 313
9．3．3 電阻的PCB布局和熱電壓模型 313
9．3．4 同相放大器的熱電壓模型 314
9．3．5 消除熱電壓影響的同相和反相放大器PCB設計 315
9．3．6 消除熱電壓影響的差動放大器PCB設計 316
9．3．7 消除熱電壓影響的雙運放同相放大器PCB設計 316
9．3．8 其他消除熱電壓影響的PCB設計技巧 317
第10章 高速數字電路的PCB設計 319
10．1 高速數字電路PCB設計的基礎 319
10．1．1 時域與頻域 319
10．1．2 頻寬與上升時間的關係 321
10．1．3 時鍾脈衝信號的諧振頻率 321
10．1．4 電路的四種電性等效模型 322
10．1．5 “集總模型”與“離散模型”的分界點 323
10．1．6 傳播速度與材料的介電常數之間的關係 324
10．1．7 高速數字電路的差模輻射與控製 325
10．1．8 高速數字電路的共模輻射與控製 330
10．1．9 高速數字電路的“地彈”與控製 332
10．1．10 高速數字電路的反射與控製 334
10．1．11 同時開關噪聲（SSN）控製 339
10．2 Altera的MAX?Ⅱ係列CPLD PCB設計實例 342
10．2．1 MAX?Ⅱ係列100引腳MBGA封裝的PCB布闆設計實例 342
10．2．2 MAX?Ⅱ係列256引腳MBGA封裝的PCB布闆設計實例 342
10．3 Xilinx VirtexTM-5係列PCB設計實例 343
10．3．1 Xilinx PCB設計檢查項目 344
10．3．2 VirtexTM-5 FPGA的配電係統設計 346
10．3．3 VirtexTM-5 FPGA 1．0mm BGA FG676封裝PCB設計實例 357
10．4 LatticeXP LFXP3TQ-100最小係統PCB設計實例 359
10．5 微控製器電路PCB設計實例 361
10．5．1 微控製器電路PCB設計的一般原則 361
10．5．2 AT89S52單片機最小係統PCB設計實例 363
10．5．3 ADuC845單片數據采集最小係統PCB設計實例 365
10．5．4 ARM S3C44B0X最小係統PCB設計實例 368
10．5．5 ARM STM32最小係統PCB設計實例 369
10．5．6 TMS320F2812 DSP最小係統PCB設計實例 37 印製電路闆（PCB）設計技術與實踐（第3版） 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

非常非常非常厚

評分☆☆☆☆☆

不錯,比較詳細

評分☆☆☆☆☆

不錯這是我在京東上買的最多的書挺好的

評分☆☆☆☆☆

好書，通俗易懂，深入淺齣

評分☆☆☆☆☆

是本好書

評分☆☆☆☆☆

書是正版，正在學習中

評分☆☆☆☆☆

是本好書

評分☆☆☆☆☆

書是好書，實例多，講解簡單易懂。

評分☆☆☆☆☆

東西不錯的，期待下次閤作

類似圖書 點擊查看全場最低價

查看全網最低價