☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《半導體集成電路/普通高等教育電子科學與技術類特色專業係列規劃教材·國傢精品課程主乾教材》在簡述瞭集成電路的基本概念、發展和麵臨的主要問題後·首先介紹瞭半導體集成電路的主要製造工藝、基本元器件的結構和工作原理；然後重點討論瞭數字集成電路中的組閤邏輯電路、時序邏輯電路、存儲器、邏輯功能部件；最後介紹瞭模擬集成電路中的關鍵電路和數-模、模-數轉換電路。
　　《半導體集成電路/普通高等教育電子科學與技術類特色專業係列規劃教材·國傢精品課程主乾教材》內容係統全麵，與實際緊密結閤。敘述深入淺齣，易於自學。為瞭方便教師授課，全書配有課件。
　　《半導體集成電路/普通高等教育電子科學與技術類特色專業係列規劃教材·國傢精品課程主乾教材》可作為大專院校電子科學與技術和半導體專業的專業課教材，也可作為相關領域研究生和工程技術人員的參考書。

內頁插圖

目錄

叢書序
序
前言

第1章 緒論
1．1 半導體集成電路的概念
1．1．1 半導體集成電路的基本概念
1．1．2 半導體集成電路的分類
1．2 半導體集成電路的發展過程
1．3 半導體集成電路的發展規律
1．4 半導體集成電路麵臨的問題
1．4．1 深亞微米集成電路設計麵臨的問題與挑戰
1．4．2 深亞微米集成電路性能麵臨的問題與挑戰
1．4．3 深亞微米集成電路工藝麵臨的問題與挑戰
技術展望：摩爾定律的擴展
習題

第2章 雙極集成電路中的元件形成及其寄生效應
2．1 雙極集成電路的製造工藝
2．1．1 雙極型晶體管的單管結構和工作原理
2．1．2 雙極集成晶體管的結構與製造工藝
2．2 理想本徵雙極晶體管的埃伯斯一莫爾（EM）模型
2．2．1 一結兩層二極管（單結晶體管）的EM模型
2．2．2 兩結三層三極管（雙結晶體管）的EM模型
2．2．3 三結四層三極管（多結晶體管）的EM模型
2．3 集成雙極晶體管的有源寄生效應
2．3．1 npn管工作於正嚮工作區和截止區的情況
2．3．2 npn管工作於反嚮工作區的情況
2．3．3 npn管工作於飽和區的情況
2．3．4 降低寄生pnp管的方法
技術展望：SiGe異質結雙極晶體管
習題

第3章 MOS集成電路中的元件形成及其寄生效應
3．1 MOSFET晶體管的製造工藝
3．1．1 MOSFET晶體管器件結構與工作原理
3．1．2 MOSFET的製造工藝
3．2 CMOS集成電路的製造工藝
3．2．1 p阱CMOS工藝
3．2．2 n阱CMOS工藝
3．2．3 雙阱CMOS工藝
3．3 Bi-CMOS集成電路的製造工藝
3．3．1 以CMOS工藝為基礎的Bi-CMOS工藝
3．3．2 以雙極型工藝為基礎的Bi-CMOS工藝
3．4 MOS集成電路中的有源寄生效應
3．4．1 場區寄生MOSFET
3．4．2 寄生雙極型晶體管
3．4．3 CMOS集成電路中的閂鎖效應
技術展望：絕緣體上矽（SOI）技術
習題

第4章 集成電路中的無源元件
4．1 集成電阻器
4．1．1 雙極集成電路中的常用電阻
4．1．2 MOS集成電路中常用的電阻
4．2 集成電容器
4．2．1 雙極集成電路中常用的集成電容器
4．2．2 MOS集成電路中常用的電容器
4．3 互連綫
4．3．1 多晶矽互連綫
4．3．2 擴散層連綫
4．3．3 金屬互連綫
技術展望：鐵電電容器
習題

第5章 MOS晶體管基本原理與MOS反相器電路
5．1 MOS晶體管的電學特性
5．1．1 MOS晶體管基本電流方程的導齣
5．1．2 MOS晶體管I-V特性
5．1．3 MOS晶體管的閾值電壓和導電特性
5．1．4 MOS晶體管的襯底偏壓效應
5．1．5 MOS晶體管的二級效應
5．1．6 MOS晶體管的電容
5．2 MOS反相器
5．2．1 反相器的基本概念
5．2．2 E/R型nMOS反相器（電阻負載型MOS反相器）
5．2．3 E/E型nMOS反相器（增強型nMOS負載反相器）
5．2．4 E/D型nMOS反相器（耗盡型nMOS負載反相器）
5．2．5 CMOS反相器
技術展望：3D晶體管
習題

第6章 CMOS靜態門電路
6．1 基本CMOS靜態門
6．1．1 CMOS與非門
6．1．2 CMOS或非門
6．2 CMOS復閤邏輯門
6．2．1 異或門
6．2．2 其他復閤邏輯門
6．3 MOS管的串並聯特性
6．3．1 晶體管串聯的情況
6．3．2 晶體管並聯的情況
6．3．3 晶體管尺寸的設計
6．4 CMOS靜態門電路的功耗
6．4．1 CMOS靜態邏輯門電路功耗的組成
6．4．2 降低電路功耗的方法
6．5 CMOS靜態門電路的延遲
6．5．1 延遲時間的估算方法
6．5．2 緩衝器優化設計
6．6 功耗和延遲的摺中
技術展望：減少短脈衝乾擾信號功耗
習題

第7章 傳輸門邏輯和動態邏輯電路
7．1 基本的傳輸門
7．1．1 nMOS傳輸門
7．1．2 pMOS傳輸門
7．1．3 CMOS傳輸門
7．2 傳輸門邏輯電路
7．2．1 傳輸門邏輯電路舉例
7．2．2 傳輸門邏輯的特點
7．3 基於二叉判決圖BDD的傳輸門邏輯生成方法
7．4 基本動態CMOS邏輯電路
7．4．1 基本CMOS動態邏輯電路的工作原理
7．4．2 動態邏輯電路的優缺點
7．5 傳輸門隔離動態邏輯電路
7．5．1 傳輸門隔離動態邏輯電路工作原理
7．5．2 傳輸門隔離多級動態邏輯電路的時鍾信號
7．5．3 多米諾邏輯
7．6 動態邏輯電路中存在的問題及解決方法
7．6．1 電荷泄漏
7．6．2 電荷共享
7．6．3 時鍾饋通
7．6．4 體效應
技術展望：如何選擇邏輯類型
習題

第8章 時序邏輯電路
8．1 電荷的存儲機理
8．1．1 靜態存儲機理
8．1．2 動態存儲機理
8．2 電平敏感鎖存器
8．2．1 SR靜態鎖存器
8．2．2 時鍾脈衝控製SR靜態鎖存器
8．2．3 CMOS靜態邏輯結構D鎖存器
8．2．4 基於傳輸門多選器的D鎖存器
8．2．5 動態鎖存器
8．3 邊沿觸發寄存器
8．3．1 寄存器的幾個重要參數（建立時間、維持時間、傳輸時間）
8．3．2 CMOS靜態主從結構寄存器
8．3．3 傳輸門多路開關型寄存器
8．3．4 C2MOS寄存器
8．4 其他類型寄存器
8．4．1 脈衝觸發鎖存器
8．4．2 靈敏放大器型寄存器
8．4．3 靈敏放大器型寄存器
8．5 帶復位及使能信號的D寄存器
8．5．1 同步復位D寄存器
8．5．2 異步復位D寄存器
8．5．3 帶使能信號的同步復位D寄存器
8．6 寄存器的應用及時序約束
8．6．1 計數器
8．6．2 時序電路的時序約束
技術展望：異步數字係統
習題

第9章 MOS邏輯功能部件
9．1 多路開關
9．2 加法器和進位鏈
9．2．1 加法器定義
9．2．2 全加器電路設計
9．2．3 進位鏈
9．3 算術邏輯單元
9．3．1 以傳輸門為主體的算術邏輯單元
9．3．2 以靜態邏輯門電路為主體的算術邏輯單元
9．4 移位器
9．5 乘法器
技術展望：片上係統（SOC）技術
習題

第10章 半導體存儲器
10．1 存儲器概述
10．1．1 存儲器的分類
10．1．2 存儲器的相關性能參數
10．1．3 半導體存儲器的結構
10．2 非揮發性隻讀存儲器
10．2．1 ROM的基本存儲單元
10．2．2 MOS OR和NOR型ROM
10．2．3 MOS NAND型ROM
10．2．4 預充式ROM
10．2．5 一次性可編程ROM
10．3 非揮發性讀寫存儲器
10．3．1 可擦除可編程ROM
10．3．2 電可擦除可編程ROM
10．3．3 FLASH存儲器
10．4 隨機存取存儲器
10．4．1 SRAM
10．4．2 DRAM
10．5 存儲器外圍電路
10．5．1 地址譯碼單元
10．5．2 靈敏放大器
10．5．3 時序和控製電路
技術展望：高密度存儲器
習題

第11章 模擬集成電路基礎
11．1 模擬集成電路中的特殊元件
11．1．1 MOS可變電容
11．1．2 集成雙極型晶體管
11．1．3 集成MOS管
11．2 MOS晶體管及雙極晶體管的小信號模型
11．2．1 MOS晶體管的小信號模型
11．2．2 雙極晶體管的小信號模型
11．3 恒流源電路
11．3．1 電流源
11．3．2 電流基準電路
11．4 基準電壓源電路
11．4．1 基準電壓源的主要性能指標
11．4．2 帶隙基準電壓源的基本原理
11．5 單級放大器
11．5．1 MOS集成電路中的單級放大器
11．5．2 雙極集成電路中的單級放大器
11．6 差動放大器
11．6．1 MOS差動放大器
11．6．2 雙極晶體管差動放大器
技術展望：低壓低功耗模擬集成電路技術
習題

第12章 D/A及A/D變換器
12．1 D/A變換器基本概念
12．1．1 D/A變換器基本原理
12．1．2 D/A變換器的分類
12．1．3 D/A變換器的技術指標
12．2 D/A變換器的基本類型
12．2．1 電流定標D/A變換器
12．2．2 電壓定標D/A變換器
12．2．3 電荷定標D/A變換器
12．3 A/D變換器的基本概念
12．3．1 A/D變換器基本原理
12．3．2 A/D變換器的分類
12．3．3 A/D變換器的主要技術指標
12．4 A/D變換器的常用類型
12．4．1 積分型A/D變換器
12．4．2 逐次逼近式（SAR）A/D變換器
12．4．3 ∑-△A/D變換器
12．4．4 全並行ADC
12．4．5 流水綫A/D變換器
技術展望：A/D變換器的發展方嚮
習題

參考文獻

前言/序言

　　半導體集成電路作為微電子學的核心，是電子科學與技術相關專業的重要專業基礎課程。半導體集成電路課程有其鮮明的特點：一是內容涉及的知識麵寬，是多種知識結構的“集成物”；二是技術更新換代極快，新原理、新工藝、新産品層齣不窮。課程的集成性決定瞭相關知識點的重復性、關聯性及延伸性；技術的快速更新，對課程內容提齣瞭不斷擴展、補充的要求。
　　在教學過程中，相關學科知識點的簡單重復，會占用大量課時，極易使學生産生“審美疲勞”，喪失學習興趣，降低知識汲取能力，最終影響課程教學效果。如果完全拋開相關知識點的重復性，單純講述延伸性，又會使學生難以理解各知識點的關聯性，“如墜雲霧”，同樣不能達到理想的效果。因此，把握知識點的重復性、關聯性及延伸性三者之間的權重尺度，從半導體集成電路的視角去理解、分析相關知識內容是課程教學中需要注意的問題。
　　根據課程特點，結閤技術發展現狀，總結筆者多年課程講義，本書將CMOS集成電路相關技術作為課程的主要內容，同時對雙極集成電路在模擬電路中的運用進行瞭簡單介紹。在每一章的開始，概括與本章內容相關的關鍵知識點，簡要說明知識點之間的內在關聯，重點講述從集成電路的角度考慮，需要關注的課程內容、原理、特性等理論知識，力求結閤實際，通俗易懂，深入淺齣。為瞭幫助讀者瞭解知識發展、追蹤技術前沿，每章的最後給齣瞭技術展望，並附習題。
　　本書可以作為教材，也可以作為科研參考書。建議教學時數為64學時，教師也可根據專業需求，適當選取內容進行安排。全書共12章，第1、5、8、10章和第7章後半部分由餘寜梅編寫，第2、3、4、6、9、12章和第7章前半部分由楊嬡編寫，第11章由潘銀鬆編寫。北京大學微電子學院的張興教授在百忙之中為本書作序；西安理工大學的高勇教授抽齣寶貴時間對全書進行瞭仔細審閱，並提齣有益的修改意見。
　　在本書編寫過程中，筆者參考瞭大量國內外相關教材、書籍資料，主要文獻已列於書後，但難免會有遺漏，在此一並錶示衷心感謝。
　　在書稿的製圖、審閱、排版等工作中，得到西安理工大學電子工程係多位研究生的大力支持，由於篇幅有限，不能一一列舉，在此，對所有為本書齣版提供瞭幫助的人們錶示誠摯的謝意！
　　本書編寫力求正確無誤，但由於時間有限，不妥之處在所難免，懇請讀者批評指正！
半導體集成電路/普通高等教育電子科學與技術類特色專業係列規劃教材·國傢精品課程主乾教材 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價

查看全網最低價