編輯推薦
信號完整性已成為目前從事高速電路設計的人們關注的焦點。
《信號完整性仿真分析方法》通過大量的仿真實驗,幫助讀者深入理解信號完整性分析的基本概念和研究方法。
內容全麵,覆蓋信號完整性仿真分析的主要內容
介紹軟件眾多,可解決信號完整性分析中不同的問題
按照問題類型編寫,使讀者能根據問題尋找解決方法
例題講解詳細,既有原理仿真問題,也有闆級仿真問題
包含如何解決工程中的棘手問題,閱讀後使人豁然開朗
內容簡介
《信號完整性仿真分析方法》全麵介紹瞭信號完整性分析中的仿真方法,包括二維參數提取、三維參數提取、原理性前仿真、闆級後仿真、電源完整性仿真、電磁輻射仿真等,介紹瞭Ansoft SI2D、Q3D、ADS、HyperLynx、SIwave和Designer等在信號完整性仿真分析中的具體應用。
全書內容全麵、例題較多,覆蓋瞭信號完整性仿真分析方麵最主要的內容和最常用的軟件,並用軟件分析的方法實現與信號完整性分析相關的案例,因此通過本書的學習,讀者可以直接利用這些分析方法去從事與信號完整性分析相關的課題研究。
《信號完整性仿真分析方法》不管對於學習信號完整性分析的研究生還是對於從事信號完整性分析的科技人員,都是一本難得的實用教材。
內頁插圖
目錄
前言
第1章 信號完整性仿真分析方法概述
1.1 信號完整性研究的內容
1.2 信號完整性與其他課程的關係
1.3 電磁場類研究方嚮之間的關係
1.4 信號完整性與電磁兼容之間的關係
1.5 信號完整性與PCB設計之間的關係
1.6 信號完整性常用仿真分析軟件介紹
1.7 本書的章節結構安排
第2章 用AnsoftS12D進行二維參數提取
2.1 S12D簡介
2.1.1 什麼是S12D提取器
2.1.2 二維場求解器的設計環境
2.1.3 快速啓動S12D
2.2 例題
2.2.1 同軸綫
2.2.2 同軸綫——從三維模型導齣二維模型
2.2.3差分對
2.2.4 過度蝕刻
2.2.5 鍵閤綫
2.2.6 串擾
2.2.7 平麵波導
2.2.8 接地的平麵波導
第3章 用Q3D進行三維參數提取
3.1 什麼是Q3D Extractor
3.1.1 係統需求
3.1.2 啓動Ansoft Q3D
3.1.3 把舊的Q3D文件導入
3.1.4 Ansoft條目
3.1.5 項目管理器
3.1.6 特性窗口
3.1.7 Ansoft 3D建模器
3.1.8.3 D建模器設計樹
3.1.9 設計窗口
3.1.10 工具欄
3.1.11 顯示或隱藏單個工具欄
3.1.12 自定義排列工具欄
3.1.13 Q3DExtractor桌麵
3.1.14 打開一個Q3D項目
3.2 Q3D實例分析
3.2.1 微帶綫
3.2.2 微小過孔
3.2.3 分段返迴通路
3.2.4 球陳列封裝
3.2.5 連接器模型
3.2.6 接閤綫
3.2.7 螺鏇電感
第4章 ADS在信號完整性分析中的應用
4.1 ADS的基本使用
4.1.1 ADS主要操作窗口
4.1.2 ADS基本操作
4.2 元器件的等效電路模擬
4.2.1 示波器探針的等效電路模型
4.2.2 RLC電路的時域行為
4.2.3 兩焊盤間鍵閤綫迴路的等效電路模型
4.2.4 去耦電容的等效電路模型
4.2.5 驅動器的等效電路模型
4.2.6 如何構造求阻抗的電路模型
4.2.7 傳輸綫的等效電路模型
4.3 傳輸綫的反射仿真
4.3.1 阻抗不匹配而産生的振鈴
4.3.2 驅動源的內阻抗情況
4.3.3 反彈圖仿真
4.3.4 反射波形仿真
4.3.5 仿真TDR測量原理
4.3.6 何時需要端接
4.3.7 源端端接
4.3.8 源端端接情況下的傳輸綫增加
4.3.9 短串接傳輸綫的反射
4.3.10 短串接傳輸綫的反射(續)
4.3.11 短樁綫的反射
4.3.12 容性終端負載的反射
4.3.13 連綫中途的容性負載反射
4.3.14 容性時延纍加
4.3.15 有載綫
4.3.16 感性突變産生的反射
4.3.17 感性時延纍加
4.3.18 補償
4.4 考慮損耗時的仿真
4.4.1 信號的損耗
4.4.2 有損耗傳輸綫的建模
4.4.3 傳輸綫測試模型
4.5 傳輸綫的串擾仿真
4.5.1 容性耦閤電流
4.5.2 感性耦閤電流
4.6 差分對仿真
4.6.1 差分對的端接
4.6.2 差分信號嚮共模信號的轉化
4.6.3 差分對一根信號綫接容性負載時的情況
4.6.4 差分對端接對共模信號的影響
4.6.5 同時端接共模和差模
4.6.6 同時端接共模和差模有錯位
第5章 用Hyper Lynx進行原理性仿真分析
5.1 Hyper Lynx的基本使用
5.1.1 建立新的單元胞格式的闆圖
5.1.2 增加傳輸綫
5.1.3 增加IC
5.1.4 增加電阻、電感和電容
5.1.5 編輯電源電壓
5.1.6 設置和運行仿真
5.1.7 觀察仿真結果
5.1.8 測量時間和電壓
5.1.9 記錄仿真結果
5.1.10 保存新的闆圖
5.2 元器件的等效電路模擬
5.2.1 帶寬對上升時問的影響
5.2.2 不同覆蓋厚度時微帶綫周圍的電場分布
5.3 傳輸綫的反射仿真
5.3.1 傳輸綫如何影響驅動器的波形
5.3.2 用2D場求解器計算微帶綫中電場的分布
5.3.3 反彈圖
5.3.4 反射波形仿真
5.3.5 何時需要端接
5.3.6 源端端接
5.3.7 源端端接時傳輸綫長度的影響
5.3.8 短串接傳輸綫的反射
5.3.9 短串接傳輸綫的反射(續)
5.3.10 短樁綫傳輸綫的反射
5.3.11 容性終端負載的反射
5.3.12 傳輸綫中途的容性負載反射
5.3.13 容性時延纍加
5.3.14 有載綫
5.3.15 感性突變産生的反射
5.3.16 感性時延纍加
5.3.17 補償
5.4 考慮損耗時的仿真
5.4.1 損耗對傳輸綫的影響
5.4.2 有損綫的時域行為
5.4.3 不同長度傳輸綫對輸齣信號的影響
5.4.4 損耗對眼圖的影響
5.5 傳輸綫的串擾仿真
5.5.1 近端串擾
5.5 2 遠端串擾
5.5.3 仿真串擾
5.5.4 有源串聯端接的耦閤綫
5.5.5 多條耦閤綫攻擊時的串擾
5.5.6 帶狀綫的情況
5.5.7 防護布綫
5.5.8 串擾和時序
5.6 差分對仿真
5.6.1 差分電路的端接
5.6.2 微帶綫和帶狀綫的電場分布
5.6.3 端接差分信號
5.6.4 端接共模信號
5.6.5 差分對中的串擾
5.6.6 差分對中的共模噪聲
5.6.7 差分對對差分對的噪聲
5.6.8 返迴路徑中的間隙
5.6.9 間隙對差分對的影響
5.7 使用Hyper Lynx進行時序調整
5.7.1 概述
5.7.2 時序調整
5.7.3 從實際闆圖電路提取原理仿真電路的方法
5.8 怎樣使用IBIS模型
5.8.1 概述
5.8.2 V/I數據
5.8.3 V/T數據
第6章 用HyperLynx進行PCB闆的仿真分析
6.1 用HyperLynx進行PCB後仿真的基本過程
6.1.1 在BoardSim中打開PCB
6.1.2 在BoardSim中編輯疊層和綫寬
6.1.3 映射器件類型的參考指示符
6.1.4 編輯電源網絡
6.1.5 選擇要仿真的網絡
6.1.6 選擇IC元器件模型
6.1.7 編輯電阻、電感、電容參數值
6.1.8 確定電阻和電容封裝
6.1.9 設置和運行交互式仿真
6.1.1 0觀察仿真結果
6.1.1 1測量時間和電壓
6.1.1 2記錄仿真結果
6.2 觀察BoardSim的特性
6.2.1 闆圖用戶界麵
6.2.2 放大和平移
6.2.3 改變闆的方嚮
6.2.4 改變顯示
6.2.5 突齣網絡顯示
6.2.6 同時觀察所有的網絡
6.2.7 觀察闆圖布局
6.2.8 觀察PCB闆圖細節
6.3 SessionEdits保存的信息
6.3.1 BoardSim怎樣保存為SessionEdits
6.3.2 .BUD文件中具有什麼信息
6.3.3 怎樣保存為SessionEdits
6.3.4 當SessionEdits被重新加載時
6.4 終端嚮導和快速終端
6.4.1 終端嚮導(Terminator Wizard)
6.4.2 快速終端(Quick Terminators)
6.4.3 交互式編輯R、L和c
6.4.4 創建一個新的改變報告
6.5 批處理仿真
6.5.1 瞭解批處理仿真
6.5.2 準備批處理仿真的闆圖
6.5.3 運行批處理仿真嚮導
6.5.4 批處理仿真報告
6.6 運行EMC仿真
6.6.1 設置頻譜分析儀探針
6.6.2 使用頻譜分析儀運行EMC仿真
6.7 在BoardSim中交互式仿真串擾
6.7.1 實現交互式闆圖後串擾仿真
6.7.2 BoardSim怎樣找到串擾網絡
6.7.3 怎樣顯示攻擊綫
6.7.4 設置串擾仿真的IC模型
6.7.5 運行仿真
6.7.6 怎樣最大化仿真特性
6.7.7 改變攻擊網絡的數量
6.8 在BoardSim中運行場求解器
6.8.1 關於BoardSim串擾和場求解器
6.8.2 什麼是場求解器
6.8.3 BoardSim串擾場求解器是怎樣工作的
6.8.4 打開耦閤觀察器
6.8.5 報告網絡段的特性
6.9 多塊PCB闆的分析
6.9.1 什麼是多闆選項
6.9.2 互聯模型
6.9.3 互聯電氣特性
6.9.4 Multi Board Project Wizard概述
6.9.5 關於闆圖ID
6.9.6 映射.HYP文件到闆圖ID中
6.9.7 關於互連關係映射的說明
6.9.8 插入新的.HYP文件
6.9.9 刪除連接的.HYP文件
6.9.10 插入新的互聯映射
6.9.11 編輯MultiBoard Project Wizard的提示框
6.9.12 創建或編輯一個多闆的項目文件
6.9.13 編輯多闆工程
6.9.14 打開多闆項目文件
第7章 用Slwave進行電源完整性分析
7.1 闆圖設計
7.2 封裝闆的阻抗分析
7.3 封裝闆的s參數
7.4 同步開關噪聲(SSN)
7.5 係統級封裝器件
第8章 用Slwave和Designer進行闆級信號完整性分析
8.1 T型闆分析
8.1.1 模型描述
8.1.2 設置設計環境
8.1.3 創建模型
8.1.4 求解方案
8.1.5 仿真結果分析
8.2 分析封裝上的差分對
8.2.1 定義全局材料屬性
8.2.2 打開工程
8.2.3 疊層設置
8.2.4 主窗口中的疊層觀察
8.2.5 導體設置
8.2.6 走綫設置
8.2.7 求解設置
8.2.8 觀察諧振模式
8.2.9 源的定義
8.2.10 終端的定義
8.2.11 編輯電路元件屬性
8.2.12 設置頻率掃描
8.2.13 求解
8.2.14 共模模式設置
8.2.15 頻率掃描設置
8.2.16 端口設置
8.2.17 設置SPICE求解
8.2.18 SPICE差分對
8.2.19 電路結構
8.2.20 求解電路(差模模式)
8.2.21 後處理電路
8.2.22 共模模式
8.2.23 共模模式仿真結果
8.3 傳輸時延
8.3.1 繪製金屬層
8.3.2 繪製走綫
8.3.3 添加過孔
8.3.4 添加去耦電容
8.3.5 Slwave、Designer結閤仿真
第9章 PCB闆級輻射仿真分析方法
9.1 在S1wave中建立激勵源
9.2 在HFSS中進行遠場求解
參考文獻
前言/序言
隨著時鍾頻率的日益提高,信號完整性問題變得越來越突齣,過去不成為信號完整性的問題現在已經變成信號完整性問題瞭。因此信號完整性已成為從事高速電路設計的人們關注的焦點,也是他們目前研究的熱點。顯然,關於信號完整性問題的研究國外要比國內先進得多,國外每年都有大量的涉及到信號完整性問題的會議,在各類期刊上都有信號完整性問題的論文發錶,並且已齣版瞭十幾種關於信號完整性的教材和專著。為瞭跟蹤追趕國外的先進水平,國內先後翻譯齣版瞭幾種關於信號完整性方麵的教材,在國內信號完整性研究領域起到瞭很大的推動作用。
我校從2005年開始為研究生開設“信號完整性分析”這門課程,至今已有五年。在“信號完整性分析”的教學和科研當中,編寫者積纍瞭一定的經驗,深知隻有通過大量的仿真實驗,纔能深入理解信號完整性分析的基本概念和研究方法,並且作者在教學中積纍瞭大量的分析案例供學生使用。
《高速信號傳輸的藝術:深入探索信號完整性》 在現代電子設備日益追求高性能、高速度的今天,信號完整性(Signal Integrity, SI)已成為衡量電路設計水平的關鍵指標。從智能手機、高性能服務器到復雜的通信基站,每一個高速數字係統都依賴於信號在傳輸路徑上以清晰、無損的狀態抵達目的地。一旦信號完整性齣現問題,輕則導緻數據誤碼率上升,性能下降,重則引發係統不穩定甚至失效。本書並非簡單羅列公式或提供標準化的設計流程,而是緻力於深入剖析信號完整性背後的物理原理,並通過豐富的案例和實踐經驗,引導讀者掌握從理論到實踐的完整分析方法,最終達成設計齣高可靠性、高性能高速數字係統的目標。 本書的章節安排旨在係統性地構建讀者對信號完整性的認知框架。 第一部分:高速信號傳輸的基礎物理 在深入探討復雜的分析技術之前,理解信號完整性的根源至關重要。本部分將從最基本的電磁場理論齣發,逐步引導讀者理解信號在傳輸綫上的行為。 導論:告彆理想世界,擁抱信號完整性挑戰 為何在現代設計中信號完整性變得如此關鍵?高速數字信號的特性(上升沿、時鍾頻率、比特率)。 從低頻到高頻的轉變:為何低頻理論失效?集膚效應、趨膚效應、寄生效應的初步認識。 信號完整性問題的錶現形式:反射、振鈴、過衝、下衝、串擾、時序抖動等。 信號完整性對係統性能的影響:誤碼率(BER)、眼圖(Eye Diagram)的意義。 傳輸綫的電磁場理論基礎 麥剋斯韋方程組的簡要迴顧及其在傳輸綫問題中的應用。 電磁波的産生與傳播:電壓波和電流波的形成。 傳輸綫的等效電路模型:電感、電容、電阻、電導的物理意義及在高速信號傳輸中的作用。 波阻抗(Characteristic Impedance)的定義與計算:單根導綫、微帶綫、帶狀綫等典型結構的阻抗特性。 傳播延遲(Propagation Delay)與信號速度。 反射與阻抗匹配 阻抗不連續性的根源:連接器、過孔、焊盤、綫寬變化等。 反射的發生機製:Fresnel方程在傳輸綫上的應用。 反射係數(Reflection Coefficient)與迴波損耗(Return Loss)的物理意義。 端接(Termination)技術的原理:串聯端接、並聯端接、戴維南端接、AC/DC端接等,以及它們如何抑製反射。 選擇閤適的端接方式的原則和考量。 信號衰減與損耗 電阻損耗:導綫本身的直流電阻、集膚效應導緻的交流電阻增加。 介質損耗:PCB介質材料的損耗特性(tanδ),頻率和溫度的影響。 損耗與信號幅度衰減、波形畸變的關係。 損耗如何影響眼圖和誤碼率。 第二部分:高速信號傳輸中的關鍵現象分析 在理解瞭基礎原理後,本部分將深入探討在實際高速信號傳輸中普遍遇到的各種問題,並提供分析框架。 串擾(Crosstalk)的機理與影響 串擾的産生:耦閤電容和耦閤電感的原理。 遠端串擾(Far-End Crosstalk, FEXT)與近端串擾(Near-End Crosstalk, NEXT)的差異。 串擾與信號時序(Skew)、抖動(Jitter)的關係。 影響串擾的因素:綫間距、綫長、耦閤類型(內層/外層)、信號頻率。 信號時序(Timing)與抖動(Jitter) 時序裕度(Timing Margin)的概念。 抖動的分類:隨機抖動(RJ)、確定性抖動(DJ)、總抖動(TJ)。 抖動的來源:電源噪聲、串擾、時鍾抖動、反射等。 眼圖分析:通過眼圖評估信號質量、時序和幅度裕度。 眼圖參數:眼高(Eye Height)、眼寬(Eye Width)、上升/下降時間、過衝/下衝。 電源完整性(Power Integrity, PI)與信號完整性的相互作用 電源噪聲如何影響信號:電源退耦(Decoupling)和濾波。 低阻抗電源分配網絡(PDN)的重要性。 PDN的諧振效應與去耦電容的選擇。 封裝和連接器對PDN的影響。 差分信號傳輸的優勢與挑戰 差分信號如何降低共模噪聲和提高抗乾擾能力。 差分對的阻抗匹配與平衡。 差分綫之間的串擾和時序匹配。 差分信號在不同應用場景下的典型配置。 第三部分:信號完整性仿真與分析工具 掌握瞭理論知識和現象分析方法後,本書將聚焦於如何利用先進的仿真工具來驗證和優化設計。 信號完整性仿真概述 仿真在信號完整性設計中的作用:降低風險、優化性能、縮短開發周期。 仿真的基本流程:模型建立、激勵設置、求解器選擇、結果分析。 常見的仿真類型:S參數(S-parameter)仿真、瞬態(Transient)仿真、眼圖仿真。 三維電磁(3D EM)仿真 物理模型的建立:PCB布局、元器件模型、連接器模型。 網格劃分(Meshing)的策略與精度。 損耗建模:集膚效應、介質損耗的精確仿真。 S參數的提取與解讀:散射參數的物理意義,如何用於分析阻抗、插入損耗、迴波損耗和串擾。 Spice級仿真與高級瞬態分析 S參數模型嚮Spice模型的轉換。 信號源模型:上升沿、驅動強度、輸齣阻抗。 負載模型:接收端輸入阻抗、容性負載。 瞬態仿真:觀察信號波形在傳輸過程中的變化。 如何設置仿真參數以獲得準確結果。 眼圖仿真與誤碼率分析 眼圖仿真的基本原理:基於S參數和統計模型。 抖動模型的引入:RJ和DJ的建模。 誤碼率(BER)的預測與優化。 影響眼圖質量的關鍵因素在仿真中的體現。 常見信號完整性仿真工具的使用技巧(以某主流工具為例) 軟件界麵與基本操作。 模型庫的構建與管理。 參數掃描與優化:自動調整綫寬、間距、端接電阻等。 結果後處理:自定義報告、數據導齣。 仿真結果與測量結果的對比驗證。 第四部分:實際工程中的信號完整性設計與實踐 本部分將結閤實際工程案例,展示如何在設計流程中係統地應用信號完整性分析方法,以及應對復雜問題的策略。 PCB設計中的信號完整性考量 PCB疊層設計:層疊順序、參考平麵的選擇、阻抗控製。 布綫規則:綫寬、間距、拐角處理、過孔設計。 元器件布局:驅動端與接收端的靠近、去耦電容的放置。 連接器和綫纜的選擇與設計。 高速接口(如DDR、PCIe、USB)的信號完整性設計 不同接口規範對信號完整性的具體要求。 針對特定接口的仿真策略和關鍵參數。 接口匹配和端接方案。 時鍾和數據信號的協同設計。 SI問題的診斷與調試 測量儀器:示波器(帶寬、采樣率)、矢量網絡分析儀(VNA)、時域反射計(TDR)。 測量技巧:探頭選擇、接地、校準。 通過測量數據進行故障定位和原因分析。 仿真與測量的協同作用:用測量驗證仿真,用仿真指導測量。 麵嚮未來的信號完整性趨勢 更高速率(如112Gbps+ PAM4)帶來的新挑戰。 AI在SI分析中的應用潛力。 封裝信號完整性(Package SI)的重要性。 軟件定義硬件與SI設計的集成。 本書通過結構化的講解,旨在讓讀者不僅能理解信號完整性現象的“是什麼”,更能明白“為什麼”,最終掌握“怎麼做”。每一章節都力求從概念的引入,到物理原理的剖析,再到實際應用和仿真工具的結閤,形成一個完整的知識鏈條,幫助讀者在復雜的高速數字設計世界中遊刃有餘,成為一名真正意義上的信號完整性專傢。