☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　《數字調製解調技術的MATLAB與FPGA實現——Altera/Verilog版(附光盤)》以Altera公司的FPGA器件為開發平颱，采用MATLAB及Verilog HDL語言為開發工具，詳細闡述數字調製解調技術的FPGA實現原理、結構、方法和仿真測試過程，並通過大量工程實例分析FPGA實現過程中的具體技術細節。主要包括FPGA實現數字信號處理基礎、ASK調製解調、PSK調製解調、FSK調製解調、QAM調製解調，以及擴頻通信的設計與實現等內容。本書思路清晰、語言流暢、分析透徹，在簡明闡述設計原理的基礎上，追求對工程實踐的指導性，力求使讀者在較短的時間內掌握數字調製解調技術的FPGA設計知識和技能。《數字調製解調技術的MATLAB與FPGA實現——Altera/Verilog版(附光盤)》的配套光盤收錄瞭完整的MATLAB及Verilog HDL實例工程代碼，有利於工程技術人員參考學習。

目錄

第1章 數字通信及FPGA概述
1.1 數字通信係統概述
1.1.1 數字通信的一般處理流程
1.1.2 本書討論的通信係統模型
1.1.3 數字通信的特點及優勢
1.1.4 數字通信的發展概述
1.2 數字通信中的幾個基本概念
1.2.1 與頻譜相關的概念
1.2.2 帶寬是如何定義的
1.2.3 采樣與頻譜搬移
1.2.4 噪聲與信噪比
1.3 FPGA的基礎知識
1.3.1 從晶體管到FPGA
1.3.2 FPGA的發展趨勢
1.3.3 FPGA的組成結構
1.3.4 FPGA的工作原理
1.4 FPGA與其他處理平颱的比較
1.4.1 ASIC、DSP及ARM的特點
1.4.2 FPGA的特點及優勢
1.5 Altera器件簡介
1.6 小結
參考文獻

第2章 設計語言及環境介紹
2.1 HDL語言簡介
2.1.1 HDL語言的特點及優勢
2.1.2 選擇VHDL還是Verilog
2.2 VerilogHDL語言基礎
2.2.1 VerilogHDL語言特點
2.2.2 VerilogHDL程序結構
2.3 FPGA開發工具及設計流程
2.3.1 QuartusII開發套件
2.3.2 ModelSim仿真軟件
2.3.3 FPGA設計流程
2.4 MATLAB軟件
2.4.1 MATLAB軟件簡介
2.4.2 常用的信號處理函數
2.5 MATLAB與Quartus的數據交換
2.6 小結
參考文獻

第3章 FPGA實現數字信號處理基礎
3.1 FPGA中數的錶示
3.1.1 萊布尼茲與二進製
3.1.2 定點數錶示
3.1.3 浮點數錶示
3.2 FPGA中數的運算
3.2.1 加/減法運算
3.2.2 乘法運算
3.2.3 除法運算
3.2.4 有效數據位的計算
3.3 有限字長效應
3.3.1 字長效應的産生因素
3.3.2 A/D轉換的字長效應
3.3.3 係統運算中的字長效應
3.4 FPGA中的常用處理模塊
3.4.1 加法器模塊
3.4.2 乘法器模塊
3.4.3 除法器模塊
3.4.4 浮點運算模塊
3.5 小結
參考文獻

第4章 濾波器的MATLAB與FPGA實現
4.1 濾波器概述
4.1.1 濾波器的分類
4.1.2 濾波器的特徵參數
4.2 FIR與IIR濾波器的原理
4.2.1 FIR濾波器原理
4.2.2 IIR濾波器原理
4.2.3 IIR與FIR濾波器的比較
4.3 FIR濾波器的MATLAB設計
4.3.1 采用fir1函數設計
4.3.2 采用kaiserord函數設計
4.3.3 采用fir2函數設計
4.3.4 采用firpm函數設計
4.4 IIR濾波器的MATLAB設計
4.4.1 采用butter函數設計
4.4.2 采用cheby1函數設計
4.4.3 采用cheby2函數設計
4.4.4 采用ellip函數設計
4.4.5 采用yulewalk函數設計
4.4.6 幾種設計函數的比較
4.5 FIR濾波器的FPGA實現
4.5.1 FIR濾波器的實現結構
4.5.2 采用IP核實現FIR濾波器
4.5.3 MATLAB仿真測試數據
4.5.4 測試激勵的VerilogHDL設計
4.5.5 FPGA實現後的仿真測試
4.6 IIR濾波器的FPGA實現
4.6.1 IIR濾波器的結構形式
4.6.2 量化級聯型結構的係數
4.6.3 級聯型結構的FPGA實現
4.6.4 FPGA實現後的測試仿真
4.7 小結
參考文獻

第5章 ASK調製解調技術的實現
5.1 ASK信號的調製解調原理
5.1.1 二進製振幅調製信號的産生
5.1.2 二進製振幅調製信號的解調
5.1.3 二進製振幅調製係統的性能
5.1.4 多進製振幅調製
5.2 ASK調製信號的MATLAB仿真
5.3 ASK調製信號的FPGA實現
5.3.1 FPGA實現模型及參數說明
5.3.2 ASK調製信號的VerilogHDL設計
5.3.3 FPGA實現後的仿真測試
5.4 ASK解調技術的MATLAB仿真
5.5 ASK解調技術的FPGA實現
5.5.1 FPGA實現模型及參數說明
5.5.2 ASK信號解調的VerilogHDL設計
5.5.3 FPGA實現後的仿真測試
5.6 符號判決門限的FPGA實現
5.6.1 確定ASK解調後的判決門限
5.6.2 判決門限模塊的VerilogHDL設計
5.6.3 FPGA實現後的仿真測試
5.7 鎖相環位同步技術的FPGA實現
5.7.1 位同步技術的工作原理
5.7.2 位同步頂層模塊的VerilogHDL設計
5.7.3 雙相時鍾信號的VerilogHDL實現
5.7.4 微分鑒相模塊的VerilogHDL實現
5.7.5 單穩觸發器的VerilogHDL實現
5.7.6 控製及分頻模塊的VerilogHDL實現
5.7.7 FPGA實現及仿真測試
5.8 ASK解調係統的FPGA實現及仿真
5.8.1 完整解調係統的VerilogHDL設計
5.8.2 完整係統的仿真測試
5.9 小結
參考文獻

第6章 FSK調製解調技術的實現
6.1 FSK信號的調製解調原理
6.1.1 FSK信號的時域錶示
6.1.2 相關係數與頻譜特性
6.1.3 非相乾解調原理
6.1.4 相乾解調原理
6.1.5 解調方法的應用條件分析
6.2 FSK調製解調的MATLAB仿真
6.2.1 不同調製度的FSK信號仿真
6.2.2 非相乾解調FSK仿真
6.2.3 相乾解調FSK仿真
6.3 FSK調製信號的FPGA實現
6.3.1 FSK信號的産生方法
6.3.2 FSK調製信號的VerilogHDL設計
6.3.3 FPGA實現後的仿真測試
6.4 FSK解調的FPGA實現
6.4.1 解調模型及參數設計
6.4.2 解調FSK信號的VerilogHDL設計
6.4.3 FPGA實現後的仿真測試
6.5 MSK信號産生原理
6.5.1 MSK信號時域特徵
6.5.2 MSK信號頻譜特性
6.5.3 MSK信號的産生方法
6.6 MSK調製信號的FPGA實現
6.6.1 實例參數及模型設計
6.6.2 MSK調製信號的VerilogHDL設計及仿真
6.7 MSK解調原理
6.7.1 延遲差分解調
6.7.2 平方環相乾解調
6.8 MSK解調的MATLAB仿真
6.8.1 仿真模型及參數說明
6.8.2 平方環解調MSK的MATLAB仿真
6.9 平方環的FPGA實現
6.9.1 鎖相環的工作原理
6.9.2 平方環的工作原理
6.9.3 平方環路性能參數設計
6.9.4 平方環的VerilogHDL設計
6.9.5 FPGA實現後的仿真測試
6.10 MSK解調的FPGA實現
6.10.1 MSK解調環路參數設計
6.10.2 頂層模塊的VerilogHDL設計
6.10.3 脈衝成形及解調模塊的VerilogHDL設計
6.10.4 FPGA實現後的仿真測試
6.11 小結
參考文獻

第7章 PSK調製解調技術的實現
7.1 DPSK信號的調製解調原理
7.1.1 DPSK信號的調製原理
7.1.2 Costas環解調DPSK信號
7.1.3 DPSK調製解調的MATLAB仿真
7.2 DPSK解調的FPGA實現
7.2.1 環路性能參數設計
7.2.2 Costas環的VerilogHDL設計
7.2.3 FPGA實現後的仿真測試
7.3 DQPSK信號的調製解調原理
7.3.1 QPSK信號的調製原理
7.3.2 雙比特碼元差分編解碼原理
7.3.3 DQPSK信號解調原理
7.3.4 DQPSK調製解調的MATLAB仿真
7.4 DQPSK調製信號的FPGA實現
7.4.1 差分編/解碼的VerilogHDL設計
7.4.2 DQPSK調製信號的VerilogHDL設計
7.5 DQPSK解調的FPGA實現
7.5.1 極性Costas環的VerilogHDL設計
7.5.2 FPGA實現後的仿真測試
7.5.3 調整跟蹤策略獲取良好的跟蹤性能
7.5.4 完整的DQPSK解調係統設計
7.5.5 DQPSK解調係統的仿真測試
7.6 調製解調原理
7.6.1 信號的調製原理
7.6.2 匹配濾波器與成形濾波器
7.6.3 信號的差分解調原理
7.6.4 調製解調的MATLAB仿真
7.7 調製解調的FPGA實現
7.7.1 基帶編碼的VerilogHDL設計
7.7.2 差分解調的VerilogHDL設計
7.7.3 FPGA實現後的仿真測試
7.8 小結
參考文獻

第8章 QAM調製解調技術的FPGA實現
8.1 QAM信號的調製解調原理
8.1.1 QAM調製解調係統組成
8.1.2 差分編碼與星座映射
8.1.3 QAM調製解調的MATLAB仿真
8.2 QAM編/解碼的FPGA實現
8.2.1 編碼映射的VerilogHDL設計
8.2.2 解碼模塊的VerilogHDL設計
8.2.3 FPGA實現後的仿真測試
8.3 QAM載波同步的FPGA實現
8.3.1 QAM載波同步原理
8.3.2 極性判決法載波同步的FPGA實現
8.3.3 DD算法載波同步的FPGA實現
8.4 插值算法位同步技術原理
8.4.1 位同步技術分類及組成
8.4.2 內插濾波器原理及結構
8.4.3 Gardner誤差檢測算法
8.4.4 環路濾波器與數控振蕩器
8.5 插值算法位同步技術的MATLAB仿真
8.5.1 設計環路濾波器係數
8.5.2 分析位定時算法MATLAB仿真程序
8.5.3 完整的QAM位定時算法仿真
8.6 插值算法位同步技術的FPGA實現
8.6.1 頂層模塊的VerilogHDL設計
8.6.2 插值濾波模塊的VerilogHDL設計
8.6.3 誤差檢測及環路濾波器模塊的VerilogHDL設計
8.6.4 數控振蕩器模塊的VerilogHDL設計
8.6.5 FPGA實現後的仿真測試
8.7 小結
參考文獻

第9章 擴頻調製解調技術的FPGA實現
9.1 擴頻通信的基本原理
9.1.1 擴頻通信的概念
9.1.2 擴頻通信的種類
9.1.3 直擴係統工作原理
9.2 直擴調製信號MATLAB仿真
9.2.1 僞碼序列的産生原理
9.2.2 MATLAB仿真直擴調製信號
9.3 直擴信號調製的FPGA實現
9.3.1 僞碼模塊的VerilogHDL設計
9.3.2 擴頻調製模塊的VerilogHDL設計
9.4 僞碼同步的一般原理
9.4.1 滑動相關捕獲原理
9.4.2 延遲鎖相環跟蹤原理
9.5 僞碼同步算法設計及仿真
9.5.1 同步算法設計
9.5.2 捕獲及跟蹤門限的MATLAB仿真
9.6 僞碼同步的FPGA實現
9.6.1 頂層模塊的VerilogHDL設計
9.6.2 僞碼産生模塊的VerilogHDL設計
9.6.3 相關積分模塊的VerilogHDL設計
9.6.4 僞碼相位調整模塊的VerilogHDL設計
9.6.5 FPGA實現後的仿真測試
9.7 直擴解調係統的FPGA實現
9.7.1 Costas載波環的VerilogHDL設計
9.7.2 FPGA實現後的仿真測試
9.8 小結
參考文獻

精彩書摘

　　《數字調製解調技術的MATLAB與FPGA實現：Altera/Verilog版》
　　通常人們的普遍心理是，通信中數據傳輸最好不要有差錯，越精確越好。但過去由於模擬綫路特性不良，以及外來的乾擾等原因，在傳輸數據時，極有可能齣現差錯。在數字通信中可以采用差錯控製技術，能自動發現差錯且立即校正，並改善傳輸質量。數字通信中的差錯控製方法主要有自動請求重發（Automatic Repeat—reQuest，ARQ）和前嚮糾錯（Forward Error Correction，FEC）兩種。
　　在ARQ方式中，接收端檢測齣有差錯時，就設法通知發送端重發，直到收到正確的碼字為止。為瞭捕捉這些錯誤，發送端調製解調器對即將發送的數據執行一次數學運算，並將運算結果連同數據一起發送齣去，接收數據的調製解調器對它接收到的數據執行同樣的運算，並將兩個結果進行比較。如果數據在傳輸過程中被破壞，則兩個結果就不一緻，接收數據的調製解調器就請發送端重新發送數據。ARQ方式使用檢錯碼，但必須有雙嚮信道纔可能將差錯信息反饋到發送端，發送端需要存放以備重發的數據緩衝區。
　　……

前言/序言

數字調製解調技術的MATLAB與FPGA實現——Altera/Verilog版(附光盤) 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

haoshu haoshu haoshu

評分☆☆☆☆☆

不錯的東西，值得一試。

評分☆☆☆☆☆

好評！老師推薦買的，質量不錯！

評分☆☆☆☆☆

內容翔實豐富，實例有代碼，不過是verilog的，適閤工程開發人員使用

評分☆☆☆☆☆

在京東上購買 物流速度快 服務也好 京東的品質沒有失望

評分☆☆☆☆☆

還湊閤吧，一分錢一分貨。

評分☆☆☆☆☆

比較滿意，就是采購時間有點長

評分☆☆☆☆☆

很好，很強大

評分☆☆☆☆☆

專業書籍還不錯，價格實惠

類似圖書 點擊查看全場最低價

查看全網最低價