☆☆☆☆☆




點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　本書為“十二五”普通高等教育本科國傢級規劃教材、國傢精品課程“電子技術基礎”係列教材之一。
　　全書共分9章：數字電路基礎、邏輯門電路、組閤邏輯電路、觸發器、時序邏輯電路、脈衝信號的産生與整形、半導體存儲器、可編程邏輯器件，以及模數與數模轉換器。本書遵循保證基礎知識、加強現代方法、理論聯係實際、便於教學實施的編寫原則，在保證基本概念、電路分析方法和設計基本方法的基礎上，強化瞭現代數字電路分析、設計與工程應用的結閤。
　　每章先綜述所介紹的內容和討論的主要問題，然後進行正文敘述，知識點和例題有機結閤。本書每節後麵都有思考題，最後進行小結，並附有自測題和習題，從而達到有的放矢、循序漸進、前後呼應的目的。本書可讀性強，適於自學。為方便教師教學，本書配有免費電子教學課件。

作者簡介

韓焱 ，男，1957年6月生，教授，博士生導師，享受政府特殊津貼的突齣貢獻專傢，山西省特級勞模，中共黨員。山西省無損檢測學會理事長。1982年本科畢業於南京理工大學無綫電專業，1998年北京理工大學信號與信息處理專業獲博士學位。目前，主要從事電子信息工程技術、信息對抗與信息安全、數字圖像處理等領域的教學和研究工作。發錶論文60多篇，被SCI、EI收錄22篇，獲國傢發明奬1項，省部級奬7項。曾任電子信息工程係主任、院長助理。2003年1月任華北工學院副院長。2004年6月任中北大學副校長。

目錄

目 錄
第1章 數字電路基礎 （1）
1．1 數字電路概述 （1）
1．1．1 模擬信號與數字信號 （1）
1．1．2 數字信號的錶示方法 （1）
1．1．3 數字電路 （2）
1．2 數製和碼製 （3）
1．2．1 幾種常用數製 （4）
1．2．2 不同數製之間的相互轉換 （5）
1．2．3 碼製 （7）
1．3 二進製算術運算 （9）
1．4 邏輯代數基礎 （10）
1．4．1 邏輯代數的三種基本運算 （10）
1．4．2 邏輯代數的基本公式和常用公式 （13）
1．4．3 邏輯代數的基本規則 （14）
1．5 邏輯函數的化簡 （15）
1．5．1 邏輯函數的最簡形式及變換 （15）
1．5．2 邏輯函數的公式化簡法 （16）
1．5．3 用卡諾圖化簡邏輯函數 （17）
1．6 邏輯關係描述方法的相互轉換 （23）
1．6．1 用波形圖描述邏輯函數 （23）
1．6．2 邏輯函數描述方法間的轉換 （24）
1．7 硬件描述語言VHDL簡介 （26）
1．7．1 VHDL的基本結構 （26）
1．7．2 VHDL的語言元素 （28）
1．7．3 VHDL的基本語句 （31）
本章小結 （33）
自測題 （34）
習題1 （35）
第2章 邏輯門電路 （37）
2．1 半導體器件的開關特性 （37）
2．1．1 半導體二極管的開關特性 （38）
2．1．2 晶體三極管的開關特性 （39）
2．2 分立元件門電路 （40）
2．3 TTL集成邏輯門 （42）
2．3．1 TTL與非門的電路結構與工作原理 （42）
2．3．2 TTL與非門的外部電氣特性與主要參數 （43）
2．3．3 TTL與非門的改進係列 （50）
2．3．4 其他邏輯功能的TTL門電路 （52）
2．3．5 TTL集電極開路門（OC門）和三態輸齣門（TS門） （53）
2．3．6 TTL門電路的使用規則 （57）
*2．4 其他類型的雙極型數字集成電路 （59）
2．4．1 發射極耦閤邏輯（ECL）門 （59）
2．4．2 集成注入邏輯（I2L）門 （60）
2．5 CMOS邏輯門 （61）
2．5．1 MOS管的開關特性 （62）
2．5．2 CMOS反相器 （63）
2．5．3 其他邏輯功能的CMOS門電路 （66）
2．5．4 CMOS傳輸門 （67）
2．5．5 CMOS漏極開路門與CMOS三態輸齣門 （68）
2．5．6 各種係列CMOS數字集成電路的比較 （69）
2．5．7 CMOS門電路的使用規則 （70）
*2．6 Bi-CMOS門電路 （71）
2．7 門電路的VHDL描述 （72）
本章小結 （73）
自測題 （73）
習題2 （74）
第3章 組閤邏輯電路 （77）
3．1 概述 （77）
3．2 基於門電路的組閤邏輯電路的分析與設計 （77）
3．2．1 基於門電路的組閤邏輯電路的分析 （78）
3．2．2 基於門電路的組閤邏輯電路的設計 （79）
3．3 常用集成中規模組閤邏輯電路 （80）
3．3．1 編碼器 （80）
3．3．2 譯碼器 （83）
3．3．3 數據選擇器 （89）
3．3．4 數值比較器 （91）
3．3．5 加法器 （92）
3．4 中規模組閤邏輯電路的應用 （95）
3．4．1 譯碼器的應用 （96）
3．4．2 數據選擇器的應用 （99）
3．4．3 全加器的應用 （101）
3．5 競爭-冒險 （102）
3．5．1 競爭-冒險的基本概念 （102）
3．5．2 競爭-冒險的判斷方法 （103）
3．5．3 競爭-冒險的消除方法 （104）
3．6 組閤邏輯電路的VHDL描述 （105）
3．6．1 編碼器的VHDL描述 （105）
3．6．2 譯碼器的VHDL描述 （106）
3．6．3 4選1數據選擇器的VHDL描述 （106）
本章小結 （107）
自測題 （107）
習題3 （109）
第4章 觸發器 （113）
4．1 概述 （113）
4．2 基本RS觸發器 （114）
4．2．1 與非門組成的基本RS觸發器 （114）
4．2．2 或非門組成的基本RS觸發器 （116）
4．2．3 應用舉例 （117）
4．3 同步觸發器 （118）
4．3．1 同步RS觸發器 （118）
4．3．2 同步D觸發器 （120）
4．3．3 同步觸發器的空翻現象 （121）
4．4 主從觸發器 （121）
4．4．1 主從RS觸發器 （121）
4．4．2 主從JK觸發器 （122）
4．4．3 其他主從結構的觸發器 （125）
4．5 邊沿觸發器 （126）
4．5．1 維持-阻塞邊沿D觸發器 （126）
4．5．2 用CMOS傳輸門組成的邊沿D觸發器 （128）
4．5．3 利用傳輸延遲時間的邊沿JK觸發器 （128）
4．6 觸發器的電路結構和邏輯功能的關係 （130）
4．7 集成觸發器簡介及其應用舉例 （130）
4．8 觸發器的VHDL描述 （133）
本章小結 （135）
自測題 （135）
習題4 （137）
第5章 時序邏輯電路 （141）
5．1 概述 （141）
5．2 時序邏輯電路的分析 （142）
5．2．1 分析時序邏輯電路的一般步驟 （142）
5．2．2 寄存器和移位寄存器 （142）
5．2．3 計數器 （147）
5．3 時序邏輯電路的設計 （163）
5．4 中規模集成時序邏輯電路及其應用 （171）
5．4．1 集成計數器的應用 （172）
5．4．2 寄存器的應用 （177）
5．5 順序脈衝發生器和序列信號發生器 （178）
5．5．1 順序脈衝發生器 （178）
5．5．2 序列信號發生器 （180）
5．6 利用VHDL硬件描述語言的時序邏輯電路設計 （182）
5．6．1 VHDL中的狀態描述 （182）
5．6．2 一般時序邏輯電路的VHDL描述舉例 （183）
5．6．3 狀態機及其VHDL描述 （184）
本章小結 （189）
自測題 （189）
習題5 （191）
第6章 脈衝信號的産生與整形 （196）
6．1 概述 （196）
6．2 施密特觸發器 （197）
6．2．1 門電路構成的施密特觸發器 （197）
6．2．2 集成施密特觸發器 （199）
6．2．3 用555定時器構成的施密特觸發器 （201）
6．2．4 施密特觸發器的應用 （204）
6．3 單穩態觸發器 （205）
6．3．1 門電路構成的單穩態觸發器 （205）
6．3．2 集成單穩態觸發器 （207）
6．3．3 用555定時器構成的單穩態觸發器 （209）
6．3．4 單穩態觸發器的應用 （211）
6．4 多諧振蕩器 （213）
6．4．1 用門電路組成的多諧振蕩器 （213）
6．4．2 石英晶體組成的多諧振蕩器 （214）
6．4．3 由555定時器構成的多諧振蕩器 （215）
6．4．4 多諧振蕩器的應用――燃氣竈熄火聲光報警電路 （217）
本章小結 （218）
自測題 （218）
習題6 （219）
第7章 半導體存儲器 （222）
7．1 概述 （222）
7．1．1 半導體存儲器的特點 （222）
7．1．2 半導體存儲器的分類 （222）
7．1．3 半導體存儲器的主要技術指標 （223）
7．1．4 半導體存儲器的相關概念 （223）
7．2 隻讀存儲器（ROM） （223）
7．2．1 固定ROM （223）
7．2．2 可編程ROM （225）
7．2．3 可擦除可編程ROM （226）
7．2．4 ROM芯片應用舉例 （229）
7．2．5 常用集成ROM存儲器芯片 （231）
7．3 隨機存儲器（RAM） （232）
7．3．1 RAM的基本結構 （233）
7．3．2 SRAM的靜態存儲單元 （234）
7．3．3 DRAM的動態存儲單元 （236）
7．4 存儲容量的擴展 （237）
7．4．1 位擴展 （237）
7．4．2 字擴展 （238）
7．4．3 字、位同時擴展 （239）
7．5 存儲器的VHDL描述 （240）
7．5．1 隻讀存儲器的VHDL描述 （240）
7．5．2 隨機存儲器的VHDL描述 （240）
本章小結 （241）
自測題 （241）
習題7 （243）
第8章 可編程邏輯器件 （244）
8．1 概述 （244）
8．1．1 PLD的基本結構 （244）
8．1．2 PLD的分類 （245）
8．1．3 PLD的電路錶示方法 （245）
8．1．4 PLD的性能特點 （246）
8．2 可編程陣列邏輯（PAL） （246）
8．2．1 PAL的基本電路結構 （247）
8．2．2 PAL的應用舉例 （247）
8．3 通用陣列邏輯器件（GAL） （248）
8．3．1 GAL的基本電路結構 （248）
8．3．2 GAL的輸齣邏輯宏單元（OLMC）的組成結構 （248）
8．3．3 GAL的特點 （251）
8．4 復雜可編程邏輯器件（CPLD） （252）
8．4．1 CPLD的基本結構 （252）
8．4．2 MAX7000係列的結構和功能 （252）
8．4．3 MAX7000係列中的宏單元 （253）
8．4．4 邏輯陣列塊 （254）
8．4．5 MAX7000係列的其他組成部分 （254）
8．4．6 CPLD的特性 （255）
8．5 現場可編程門陣列器件（FPGA） （255）
8．5．1 FPGA的基本結構 （256）
8．5．2 查找錶的原理與結構 （256）
8．5．3 FLEX 10K係列的基本結構 （257）
8．5．4 FPGA的特點 （260）
8．5．5 FPGA與CPLD在功能和性能上的主要差彆 （261）
8．6 基於可編程邏輯器件的數字係統設計 （262）
8．6．1 基於可編程邏輯器件的數字係統設計流程 （262）
8．6．2 設計舉例 （264）
本章小結 （266）
自測題 （266）
習題8 （266）
第9章 模數與數模轉換器 （267）
9．1 數模（D/A）轉換器 （267）
9．1．1 D/A轉換器的轉換特性及其主要技術指標 （268）
9．1．2 D/A轉換器的工作原理 （268）
9．1．3 集成D/A轉換器及其應用 （271）
9．2 模數（A/D）轉換器 （274）
9．2．1 A/D轉換器的基本原理及分類 （274）
9．2．2 並行比較型A/D轉換器 （276）
9．2．3 逐次逼近型A/D轉換器 （278）
9．2．4 雙積分型A/D轉換器 （280）
9．2．5 A/D轉換器的主要技術指標 （282）
9．2．6 集成A/D轉換器及其應用 （282）
本章小結 （284）
自測題 （285）
習題9 （286）
參考文獻 （287）

前言/序言

數字電子技術基礎（第2版） 下載 mobi epub pdf txt 電子書

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價

查看全網最低價