本書主要介紹瞭：數字邏輯概論，邏輯代數和Verilog硬件描述語言，邏輯門電路，組閤邏輯電路，鎖存器和觸發器，時序邏輯電路，存儲器、復雜可編程器件和現場可編程門陣列，脈衝波形的産生和變換，模數和數模轉換器，數字係統設計基礎等內容，本書內容覆蓋麵寬、注重應用、通俗易懂，各章均有思考題和習題。可作為高等學校電氣信息類（含電氣類、電子類）等專業 “數字電子技術基礎”課程的教材。

內容提要

本書為普通高等教育“十五”*規劃教材。前版榮獲2002年全國普通高等學校教材一等奬。其特點如下：1.加強瞭數字邏輯的概念與設計；2.以CMOS器件為主兼顧其他類型的器件；3.引入瞭Verilog硬件描述語言和QUARTUSⅡ集成開發軟件，利用PLD和EDA技術可以實現多種數字邏輯電路；4.采用新的思路和技術構建模數和數模轉換器,作為模擬電路和數字電路的接口。
　　全書內容包括：數字邏輯概論，邏輯代數和Verilog硬件描述語言，邏輯門電路，組閤邏輯電路，鎖存器和觸發器，時序邏輯電路，存儲器、復雜可編程器件和現場可編程門陣列，脈衝波形的産生和變換，模數和數模轉換器，數字係統設計基礎。
本書可作為高等學校電氣信息類（含電氣類、電子類）等專業 “數字電子技術基礎”課程的教材。

1 數字邏輯概論
　1.1 數字電路與數字信號
　1.2 數製
　1.3 二進製數的算術運算
　1.4 二進製代碼
　1.5 二值邏輯變量與基本邏輯運算
　1.6 邏輯函數及其錶示方法
　小結
　習題
2 邏輯代數與硬件描述語言基礎
　2.1 邏輯代數
　2.2 邏輯函數的卡諾圖化簡法
　2.3 硬件描述語言Verilog HDL基礎
　小結
　習題
3 邏輯門電路
　3.1 MOS邏輯門電路
　3.2 TTL邏輯門電路
　*3.3 射極耦閤邏輯門電路
　*3.4 砷化鎵邏輯門電路
　3.5 正負邏輯問題
　3.6 邏輯門電路使用中的幾個實際問題
　3.7 用Verilog HDL描述邏輯門電路
　小結
　習題
4 組閤邏輯電路
　4.1 組閤邏輯電路的分析
　4.2 組閤邏輯電路的設計
　4.3 組閤邏輯電路中的競爭冒險
　4.4 常用組閤邏輯集成電路
　4.5 組閤可編程邏輯器件
　4.6　用Verilog HDL描述組閤邏輯電路
　小結
　習題
5 鎖存器和觸發器
　5.1 雙穩態存儲單元電路
　5.2 鎖存器
　5.3 觸發器的電路結構和工作原理
　5.4 觸發器的邏輯功能
　5.5 用Verilog HDL描述鎖存器和觸發器
　小結
　習題
6 時序邏輯電路
　6.1 時序邏輯電路的基本概念
　6.2 同步時序邏輯電路的分析
　6.3 同步時序邏輯電路的設計
　6.4 異步時序邏輯電路的分析
　6.5 若乾典型的時序邏輯集成電路
　6.6 用Verilog HDL描述時序邏輯電路
　6.7 時序可編程邏輯器件
　小結
　習題
7 存儲器，復雜可編程器件和現場可編程門陣列
　7.1　隻讀存儲器
　7.2　存取存儲器
　7.3　復雜可編程邏輯器件
　7.4　現場可編程門陣列
　7.5　EDA技術和可編程器件的設計例題
　小結
　習題
8 脈衝波形的變換與産生
　8.1 單穩態觸發器
　8.2 施密特觸發器
　8.3 多諧振蕩器
　8.4 555定時器及其應用
　小結
　習題
9 數模與模數轉換器
　引言
　9.1 D/A轉換器
　9.2 A/D轉換器
　小結
　習題
*10 數字係統設計基礎
　10.1 數字係統概述
　10.2 算法狀態機
　10.3 寄存器傳輸語言
　10.4 用可編程邏輯器件實現數字係統
　小結
　習題